4.2 Составление комбинационной схемы дешифратора.
Дешифратор предназначен для управления мультиплексором в соответствии с алгоритмом Бута. Работает согласно таблице 4.2:
A |
B |
C |
X |
Y |
Z |
Частичное произведение |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
A |
0 |
1 |
0 |
0 |
0 |
1 |
A |
0 |
1 |
1 |
0 |
1 |
0 |
2A |
1 |
0 |
0 |
0 |
1 |
1 |
-2A |
1 |
0 |
1 |
1 |
0 |
0 |
-A |
1 |
1 |
0 |
1 |
0 |
0 |
-A |
Таблица 4.2–таблица соответствия для дешифратора.
С помощью метода карт Карно находим соответствующие функции, которые после переводим в требуемый базис и составляем схему дешифратора.
Рис 4.3– Схема и условное обозначение дешифратора.
4.3. Составление комбинационной схемы сумматора.
Для сложения двух 16-разрядных чисел используется 16-разрядный сумматор, включающий в себя 16 одноразрядных полных сумматоров, на входы которых подаются следующие данные: разряды двух слагаемых Аi и Bi, перенос с младшего разряда Ci (в частности для сложения нулевых разрядов всегда Ci=0 - вход заземлён).
На основе правил двоичной арифметики можно описать правила сложения двоичных цифр. При сложении двух чисел те разряды, в которых оба слагаемых равны единицы, можно рассматривать как источник переноса. Он поступает в соседний слева.
В тех разрядах, в которых оба слагаемых равны нулю, перенос ни при каких обстоятельствах образоваться не может, даже в том случае, если в этот разряд поступит перенос от соседнего справа разряда. Если в одном из слагаемых разряд равен 1, а во втором - 0 и был перенос в предыдущем разряде, то перенос будет и в данном разряде. Для полного одноразрядного сумматора можно составить следующую таблицу соответствия входных и выходных величин:
Ai |
Bi |
Ci |
Si |
Ci+1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
Таблица 4.3– Таблица соответствия для одноразрядного сумматора.
Большинство n-разрядных сумматоров состоит из n одноразрядных сумматоров, поэтому для дальнейшего рассмотрения остановимся на одноразрядном сумматоре.
Si
=
Ai
Bi
Ci
Ci+1 = Ai Bi Ai Ci Bi Ci = Ai Bi Ci (Ai Bi)
Рис 4.4– Схема и условное обозначение полного одноразрядного сумматора.
Для получения необходимого 16-разрядного сумматора нужно соединить 16 одноразрядных сумматоров так, чтобы выход переноса с младшего разряда соединялся с входом переноса старшего. Так как при умножении двух максимально-возможных восьмиразрядных чисел переполнение не возникнет, то необходимый нам сумматор может и не иметь выхода переноса.
Рис 4.5– Условное обозначение 16-разрядного сумматора.