5.5 Оперативные запоминающиеся устройства

Типовая структура БИС ОЗУ выполнена в соответствии с рисунком 5.3.

	а) б)
Рисунок 5.3 – Типовая структура БИС ОЗУ	Рисунок 5.4 – Матрица ячеек памяти

Основным узлом является матрица ячеек памяти (МЯП), состоящая из n строк с т запоминающими ячейками (образующи­ми разрядное слово) в каждой строке. Информационная емкость БИС памяти определяется по формуле N=nm бит.

Входы и выходы ячеек памяти подключаются к адресным шинам (АШ) и разрядным шинам (РШ). При записи и считывании осуществляет­ся обращение (выборка) к одной или одновременно к нескольким ячейкам памяти. В первом случае используются двухкоординатные матрицы в соответствии с рисунком 5.4, (а), во втором случае матрицы с пословной выборкой (рисунок 5.4,(б)).

Дешифратор адресных сигналов (ДАС) при подаче соответству­ющих адресных сигналов осуществляет выбор требуемых ячеек памяти. С помощью РШ осуществляется связь МЯП с буферными усилителями записи (БУЗ) и считывания (БУС) информации. Схема управления записью (СУЗ) определяет режим работы БИС (запись, считывание, хранение информации). Схема выбора крис­талла (СВК) разрешает выполнение операций записи-считывания данной микросхеме. Сигнал выборки кристалла обеспечивает выбор требуемой БИС памяти в ЗУ, состоящем из нескольких БИС.

Подача управляющего сигнала на вход СУЗ при наличии сигнала выборки кристалла на входе (СВК) осуществляет операцию записи. Сигнал на информационном входе БУЗ (1 или 0) определяет записываемую в ячейку памяти информацию. Выход­ной информационный сигнал снимается с БУС и имеет уровни, согласующиеся с серийными ЦИС.

Большие интегральные схемы ОЗУ строятся на основе простейших элементов ТТЛ, ТТЛШ, МДП, КМДП, И²Л, ЭСЛ, модифицированных с учетом специфики конкретных изделий. В динамических ячейках памяти чаще всего используются накопи­тельные емкости, а в качестве ключевых элементов — МДП транзисторы.

Выбор элементной базы определяется требованиями к инфор­мационной емкости и быстродействию БИС памяти. Наибольшей емкости достигают при использовании логических элементов, занимающих малую площадь на кристалле: и²л, МДП, динами­ческих ЗЯ. Высоким быстродействием обладают БИС с логически­ми элементами, имеющими малые перепады логических уровней (ЭСЛ, И²Л), а также логические элементы ТТЛШ.

Частотные области применения БИС, использующих различные базовые технические решения, приведены в соответствии с рисунком 5.5.

Рисунок 5.5 – Максимальные частоты переключения БИС различных типов

Благодаря развитию технологии и схемотехники быстродействие элементов непрерывно возрастает, поэтому границы раздела указанных областей с течением времени сдвигаются в область больших рабочих частот.

5.6 Постоянные запоминающие устройства

Схема ПЗУ аналогична схеме ОЗУ, приведенной на рисунке 5.6. Отличия состоят лишь в следующем:

ПЗУ используются только для считывания информации;

- в ПЗУ осуществляется выборка нескольких разрядов одного адреса одновременно (4, 8, 16 разрядов);

- информация, записанная в ПЗУ, не может меняться, и в режиме выборки происходит только ее считывание.

Большие интегральные схемы ПЗУ подразделяются на про­граммируемые изготовителем (с помощью специальных фотошаб­лонов) и программируемые заказчиком (электрически).

а)	б)	в)
С использованием диодов	С использованием БТ	С использованием ПТ

Рисунок 5.6 – Ячейки памяти ПЗУ

В ПЗУ используется матричная структура: строки образуются адресными шинами АШ, а столбцы – разрядными РШ. Каждая АШ хранит определенный код: заданную совокупность логических 1 и 0. Ячейки памяти имеют виды в соответствии с рисунком 5.6. Однократная запись кода осуществляется с помощью диодов (см. рисунок 5.6, а), которые присоединены между АШ и теми РШ, на которых при считывании должна быть логическая 1. Обычно заказчику поставляют ПЗУ с матрицей, во всех узлах которой имеются диоды.

Суть однократного электрического программирования ППЗУ заключается в том, что пользователь (с помощью специального устройства-программатора) пережигает выводы – перемычки тех диодов, которые находятся в местах расположения логических 0. Пережигание выводов осуществляется путем пропускания через соответствующий диод тока, превышающего допустимое значение.

Диодные ПЗУ отличаются простотой, но имеют существенный недостаток: потребляют значительную мощность. Чтобы облег­чить работу дешифратора, вместо диодов используют биполярные и полевые транзисторы (рисунок 5.6, б и в).

При использовании биполярных транзисторов АШ обеспечива­ет протекание базового тока, который в β_б.т.+1 раз меньше эмиттерного, питающего РШ. Следовательно, существенно умень­шается необходимая мощность дешифратора.

Еще больший выигрыш обеспечивает применение МДП тран­зисторов, так как цепь затвора практически не потребляет мощности. Здесь используется не пережигание выводов, а отсутст­вие металлизации затвора у транзисторов, обеспечивающих считывание логических 0 в разрядной шине.