
- •Основы электроники Учебное пособие
- •Предисловие
- •Оглавление
- •Введение
- •Полупроводниковые приборы
- •1.1 Электропроводность радиоматериалов
- •1.2 Кристаллическое строение и зонная структура полупроводников
- •1.3 Электропроводность собственных полупроводников
- •1.4 Электропроводность примесных полупроводников
- •1.5 Токи в полупроводниках
- •1.6 Неравновесное состояние полупроводников
- •1.7 Фундаментальная система уравнений для полупроводников
- •1.8 Электронно-дырочные переходы
- •1.9 Полупроводниковые диоды
- •1.11 Полевые транзисторы
- •1.12 Биполярные транзисторы
- •1.13 Свойства и применение транзисторов
- •1.14 Цифровые ключи на транзисторах
- •1.15 Тиристоры
- •1.16 Приборы силовой электроники
- •1.17 Фотоэлектрические и излучающие приборы
- •Контрольные вопросы к разделу 1 Полупроводниковые приборы
- •2 Элементы и узлы аналоговых устройств
- •2.1 Классификация аналоговых устройств
- •2.2 Усилители
- •2.3 Интегральные операционные усилители
- •2.4 Обратная связь в усилителях
- •2.5 Функциональные узлы на основе оу
- •2.6 Электронные регуляторы и аналоговые ключи
- •Контрольные вопросы к разделу 2 Элементы и узлы аналоговых устройств
- •3 Цифровые интегральные микросхемы
- •3.1 Общие сведения
- •3.2 Основы алгебры логики
- •3.3 Параметры цифровых интегральных микросхем
- •3.4 Семейства цифровых имс
- •3.5 Комбинационные устройства
- •3.6 Триггеры
- •3.7 Счетчики
- •3.8 Регистры
- •Контрольные вопросы к разделу 3 Элементы и узлы цифровых устройств
- •4 Микроэлектронные преобразователи сигналов
- •4.1 Классификация преобразователей
- •4.2 Аналоговые перемножители сигналов
- •4.3 Микроэлектронные компараторы и преобразователи уровня
- •4.4 Микроэлектронные выпрямители и стабилизаторы напряжения
- •4.5 Цифро-аналоговые преобразователи
- •4.6 Аналого-цифровые преобразователи
- •4.7 Импульсные и нелинейные устройства
- •Контрольные вопросы к разделу 4 Микроэлектронные преобразователи и генераторы импульсных сигналов
- •5 Большие и сверхбольшие интегральные схемы
- •5.1 Поколения микропроцессоров
- •5.2 Структуры микропроцессоров
- •5.3 Микроэвм
- •5.4 Запоминающие устройства
- •5.5 Оперативные запоминающиеся устройства
- •5.6 Постоянные запоминающие устройства
- •5.7 Репрограммируемые постоянные запоминающие устройства
- •5.8 Цифроаналоговые преобразователи
- •5.9 Аналого-цифровые преобразователи
- •Большие и сверхбольшие интегральные схемы
- •6 Основы наноэлектроники
- •6.1 Физические основы наноэлектроники
- •6.2 Основные способы создания наноструктур
- •6.3 Квантовые наноструктуры: ямы, нити, точки
- •6.4 Нанодиоды
- •6.5 Нанотранзисторы
- •6.6 Оптоэлектронные приборы на наноструктурах
- •6.7 Квантово – точечные клеточные автоматы и беспроводная электронная логика
- •Контрольные вопросы к разделу 6 Основы Наноэлектроники
- •7 Приборы функциональной электроники
- •7.1 Введение в функциональную электронику
- •7.2 Приборы с зарядовой связью
- •7.3 Фотоприемные пзс
- •7.4 Кмоп – фотодиодные сбис
- •7.5 Акустоэлектронные приборы
- •7.6 Магнитоэлектронные приборы
- •Контрольные вопросы к разделу 7 Приборы функциональной электроники
- •Список литературы
- •Приложение a (обязательное) Перечень принятых обозначений
- •Приложение б (обязательное) Перечень принятых сокращений
- •Приложение в Задачи по основным темам курса «Электроника»
3.6 Триггеры
RS-триггер
RS-триггер
с раздельной установкой состояний
логического нуля и единицы. Он имеет
два информационных входа R
и S,
и два выхода
и
,
соответственно прямой и инверсный. По
входу S
триггер устанавливается в состояние
=
1, (
=
0), а по входу R
– в состояние
=
0, (
=
1).
Структурная схема и УГО триггера на элементах ИЛИ-НЕ имеет вид в соответствии с рисунком 3.32.
-
Структурная схема
УГО
Рисунок 3.32 – RS-триггер на элементах ИЛИ-НЕ
Принцип работы триггера поясняется диаграммами в соответствии с рисунком 3.33 и таблицей 3.17.
Таблица 3.17 – Таблица истинности RS – триггера
Входы |
Состояние на выходах |
||
S |
R |
|
|
0 |
0 |
Режим хранения хранения |
|
1 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
Запрещенная комбинация |
Рисунок 3.33 – К пояснению принципа работы RS-триггера
За
активный уровень, который изменяет
состояние триггера, принимают высокий
уровень, равный 1. Уровни, подачи которых
на один из входов не приводят к изменению
логического уровня на выходе элемента,
называют пассивными. Уровни
и
обозначают
логические уровни на выходах триггера
до подачи информации на его входы, а
и
обозначают
логические уровни на выходах триггера
после подачи информации на его входы.
Для триггера с прямыми входами при
подаче на вход комбинации сигналов S
= 1, R
= 0 на выходе получим
= 1 и (
=
0). Такой режим называют режимом записи
логической единицы.
Если с входа S снять единичный сигнал, т.е. установить на входе S нулевой сигнал, то состояние триггера не изменится. Режим S = 0, R = 0 называют режимом хранения информации, т.к. информация на выходе остается неизменной.
При подаче входных сигналов S = 0, R = 1 произойдет переключение триггера, а на выходе будет =0 и =1. Такой режим называют режимом записи логического нуля (режим сброса). При S = R = 1 состояние триггера будет неопределенным, т.к. во время действия информационных сигналов логические уровни на выходах триггера одинаковые = = 0, а после окончания их действия триггер может равновероятно принять любое из двух устойчивых состояний.
Другая ситуация складывается при использовании логических схем
И – НЕ в соответствии с рисунком 3.34. Здесь для переключения триггера используются импульсы перепада из единицы в ноль в соответствии с рисунком 3.35.
-
Структурная схема
УГО
Рисунок 3.34 – RS – триггер на элементах И-НЕ
Рисунок 3.35 – К пояснению принципа работы RS –триггера на элементах И-НЕ
D-триггер.
D-триггером называется триггер с одним информационным входом, работающим так, что сигнал на выходе после переключения равен сигналу на входе D до переключения, т.е. Qn+1 =Dn. Основное назначение D-триггеров — задержка поданного на вход D, т.е. входной сигнал синхронизирован с тактовыми импульсами. Он имеет информационный вход D (вход данных) и вход тактовых импульсов или вход синхронизации С.
Структурная схема D – триггера имеет вид в соответствии с рисунком 3.36.
Структурная схема |
УГО |
Рисунок 3.36 – D – триггер
Принцип работы поясняется диаграммами в соответствии с рисунком 3.37.
Рисунок 3.37 – К пояснению принципа работы D-триггера
Здесь после второго тактового импульса, когда на входе D сигнал равен 1, на выходе Q появляется единичное состояние, а после пятого тактового импульса, когда на входе D появляется низкий потенциал и шестой тактовый импульс переводит триггер в нулевое состояние.
Чтобы триггер переключился правильно, уровень на входе D следует зафиксировать заранее, перед приходом тактового перепада.
Вход синхронизации С может быть статическим (потенциальным), как рассмотрено выше и динамическим.
У триггеров со статическим входом С информация записывается в течение времени, при котором уровень сигнала С соответствует 1, т.е. он может изменить своё состояние, если сигнал на входе D изменит так же изменит своё состояние. В триггерах с динамическим входом С информация записывается только в течение перепада напряжения на входе С. Структура одного из таких триггеров на элементах И-НЕ имеет вид в соответствии с рисунком 3.38.
-
Структурная схема
Условное обозначение
Рисунок 3.38 – D – триггер
На структурной схеме приняты следующие обозначения входов триггера:
–
– раздельный
вход установки триггера в единичное
состояние по прямому выходу Q
(Set
установка);
–
–
раздельный
вход сброса триггера в нулевое состояние
по
прямому выходу Q
(Reset
–
сброс);
– D – информационный вход (Data input). На него подается информация, предназначенная для записи в триггер;
–
–
вход
синхронизации (Clock
input).
Символ
в соответствии с рисунком 3.38 указывает
на то, что триггер меняет своё состояние
при переходе входного сигнала из 1 в 0.
Входы
и
–
асинхронные, потому что они работают
(устанавливают состояние триггера)
независимо от сигнала на тактовом
входе; активный уровень для них –
низкий. Сигнал от входа D
передается на выходы
и
по отрицательному перепаду импульса
на тактовом входе
.
Асинхронная установка нужного сочетания уровней на выходах получится, когда на входы и поданы взаимно противоположные логические сигналы. В это время входы и D отключены.
Если на входы и триггера одновременно подаются напряжения низкого уровня, состояние выходов и окажется неопределенным. Загрузить в триггер 1 или 0 можно по входу D синхронно с тактовым импульсом, если на входы и подать напряжения высокого уровня.
Т – триггер
Т – триггер меняет своё состояние каждый раз при подаче тактового импульса в соответствии с рисунком 3.39. Такой триггер можно получить из D- триггера, если подать сигнал с выхода на вход D.
D – триггер в качестве Т-триггера |
К пояснению принципа работы |
УГО |
Рисунок 3.39 – Т – триггер
Если эти соединения выполнить внутри микросхемы, то условное графическое обозначение такого Т-триггера, который меняет свое состояние по положительному фронту, имеет вид в соответствии с рисунком 3.39. Входы S и R служат для установке триггера в единичное или нулевое состояния.
JK – триггер.
JK-триггеры подразделяются на универсальные и комбинированные.
Универсальность JK-триггера состоит в том, что он может выполнить функции Т- и D- триггеров.
Комбинированный JK-триггер отличается от универсального наличием дополнительных асинхронных входов S и R для предварительной установки триггера в определенное состояние (логические 1 или 0). Принцип работы JK –триггера поясняется диаграммами в соответствии с рисунком 3.40, где также приведено его УГО.
Сигнал на входах и производят установку 0 или 1 на выходе Q независимо от прихода тактовых импульсов. Тактовый импульс С осуществляет установку 0 или 1 по входам J и K (тактовые импульсы 4 и 5). Если на оба входа J и K установить высокий потенциал (логическую 1), то триггер работает как Т-триггер в режиме деления на 2 (тактовые импульсы 7-13).
Условное обозначение |
К пояснению принципа работы |
Рисунок 3.40 – JK – триггер