Проектирование сдвигового регистра

Сдвиговые регистры по варианту задания требуется выполнить в схемном варианте. Проще всего построить сдвиговые регистры на D – триггерах [2,5]. На рисунке 12 показана схема сдвигового регистра для преобразования данных из параллельного кода в последовательный:

Рис.12. Схема сдвигового регистра 1

Задача сдвигового регистра 1 заключается в преобразовании поступающей на него безызбыточной комбинации из параллельного кода в последовательный код и выдача последнего на CRC-кодер. Суть работы: при подаче на вход Load сигнала логической единицы с приходом первого тактового импульса, происходит запись данных в триггеры. С приходом последующих тактовых импульсов происходит сдвиг принятых цифр из старшего разряда в младший, а с выхода последнего триггера снимаются цифры введенного числа в последовательной форме (т.е. снимаются данные в последовательной форме).

Проиллюстрируем работу регистра с помощью временных диаграмм (рис. 13):

Рис. 13. Временные диаграммы сдвигового регистра 1

Графический символ сдвигового регистра 1 представлен на рис. 14.

Рис. 14. Символ сдвигового регистра 1

Задача сдвигового регистра 2 заключается в преобразовании поступающей на него с CRC-кодера избыточной комбинации из последовательного кода в параллельный код и выдача последнего на 7-сегментные индикаторы. На рисунке 15 показана схема сдвигового регистра для преобразования данных из последовательного кода в параллельный:

Рис. 15. Схема сдвигового регистра 2

Сигналом EN с устройства управления происходит запись данных в регистр.

Сигналом stop с платы (при нажатии клавиши PB2) происходит обнуление регистра. Временные диаграммы сдвигового регистра 2 показаны на рис.16:

Рис. 16. Временные диаграммы сдвигового регистра 2

Графический символ сдвигового регистра 2 представлен на рис. 17.

Рис. 17. Символ сдвигового регистра 2

Проектирование дешифратора для управления 7-сегментным индикатором

Ознакомившись с устройством (принципом работы) и обозначением сегментов знакосинтезирующих индикаторов (рис.14), составим уравнения алгебры логики, описывающие работу дешифратора (рис.15), используемого для управления 7-сегментными индикаторами [3,5].

Рис.14. Семисегментные индикаторы

Рис.15. Дешифратор

Работоспособность схемы подтверждается временными диаграммами на рис.16, полученными при моделировании дешифратора.

Рис.16. Результаты моделирования

С помощью последовательного выбора пунктов меню File Create Default Symbol создан графический символ данного модуля, представленный на рис.17.

Рис.17. Графический символ модуля дешифратора

Схема проекта устройства для помехоустойчивого кодирования и проверка его работоспособности.

Схема проекта устройства для помехоустойчивого кодирования приведена на рис. 18.

Опишем работу данной схемы.

По нажатию кнопки «Пуск» (pb1) на учебной плате UP2 Educational Kit формируется пусковой импульс. По приходу последнего вся 5-разрядная комбинация записывается в регистр 1 и поступает на CRC-кодер. Устройство управления запускает процесс кодирования и на пятом такте работы кодера переключает соответствующие ключи, чтобы сформированные проверочные символы вышли из кодера вслед за информационными символами. С выхода CRC-кодера 8 символов избыточной комбинации с разрешения устройства управления последовательно записываются в регистр 2. Далее с выхода регистра 2 на дешифраторы параллельно поступают 4 старших разряда и 4 младших разряда сформированной в CRC-кодере избыточной комбинации. На 7-сегментных индикаторах учебной платы высвечивается результат, представленный в шестнадцатеричном коде.

Работа устройства протекает под управлением тактовых импульсов ТИ. Предусматривается два режима работы устройства:

• с частотой следования тактовых импульсов ТИ, когда простейшие операции в устройстве происходят через интервалы, равные периоду следования ТИ;

• с пониженной в 25 раз частотой, когда простейшие операции в схеме происходят в моменты действия каждого 25-ого ТИ.

Режим работы устанавливается логической схемой ЛС1 по сигналам с выхода делителя частоты и управляющему сигналу выбора режима freq1_or_freq2, принимающему значение логического нуля или единицы.

При работе с частотой следования ТИ на выходе логической схемы ЛС1 формируется сигнал «Разрешение» постоянного уровня, разрешающий работу всех блоков устройства. При работе с пониженной в 25 раз частотой ТИ на выходе логической схемы ЛС1 формируется импульсный сигнал, разрешающий работу устройства только в моменты действия каждого 25-го ТИ.

На рис. 19-20 приведены результаты работы схемы проекта для входной безызбыточной комбинации 11101, при двух режимах работы схемы:

• с частотой следования тактовых импульсов,

• с пониженной в 25 раз частотой.

Рис. 18. Схема проекта устройства для помехоустойчивого кодирования

Рис. 19. Результаты моделирования для работы с частотой следования тактовых импульсов

Рис. 20. Результаты моделирования для работы с пониженной в 25 раз частотой

Проверим результаты кодирования безызбыточной комбинации, полученные на рис.19-20.

Рассчитаем избыточную кодовую комбинацию, получаемую на выходе кодера с заданным образующим полиномом. При делении 11101000 на двоичный эквивалент 1111 образующего полинома x³+x²+x+1 получается остаток 110 [6]:

Значит, на выходе кодера получим избыточную комбинацию 11101110. Именно такую комбинацию наблюдаем на выходе q[8..1] регистра 2, который преобразует последовательный код, поступающий с кодера, в параллельный.

Результаты теоретического расчета совпадают с результатами, полученными при моделировании проекта.