2.2.3 Складений транзистор

Складений транзистор поширений в диференціальних каскадах, які є основою операційних підсилювачів. Він складається з комбінації двох транзисторів, з'єднаних відповідним чином (схема Дарлінгтона). Ця схема (рис. 2.18) має два транзистори, з'єднані колектори яких являють собою загальний колектор складеного транзистора, а до бази транзистора VT2 під'єднаний емітер транзистора VT1. При цьому база транзистора VT1 і емітер транзистора VT2 являють собою відповідно загальну базу і загальний емітер складеного транзистора.

На практиці такий складений транзистор створюють у процесі монтажу зовнішніх виводів двох дискретних транзисторів. При виробництві аналогових інтегральних мікросхем складений транзистор створюють в одній пластині напівпровідника з внутрішнім з'єднаннями в необхідних точках.

Особливістю складеного транзистора є високий коефіцієнт передачі струму бази h_21Ec. Оскільки

dI_C1=h_21E1dI_B1

і

dI_C2=h_21E2dI_B2=h_21E2dI_E1=h_21E2(h_21E1+1)dI_B1

то

dI_C=dI_C1+dI_C2=h_21E1dI_B1+h_21E2(h_21E1+1)dI_B1

Беручи до уваги, що dI_B1=dI_B, коефіцієнт передачі струму бази складеного транзистора можна записати у вигляді

h21Ec=dI_C/dI_B=h21E1+h21E2+h21E1·h21E2=

=(h21E1+1) (h21E2+1)–1 (2.44)

Оскільки, як правило, виконуються нерівності h_21E1>>1 та h_21E2>>1, то

h_21Ec h_21E1·h_21E2 (2.45)

У формулах (2.44) і (2.45) індекс "1" стосується параметрів транзистора VT1, а індекс "2" — транзистора VT2.

Коефіцієнт підсилення за струмом складеного транзистора найповніше можна визначити за формулою (2.45), якщо номінальний вхідний струм транзистора VT2 дорівнює номінальному вихідному струму транзистора VT1, тобто I_B2=I_C1 I_E1. Тому транзистор VT2 необхідно вибирати потужнішим (з більшою площею колектора).

Можна використовувати в складеному транзисторі однотипні транзистори VT1 i VT2 (рис. 2.19) одного рівня потужності. Для зменшення постійної складової струму бази транзистора VT2 застосовують струмовідвідну ланку з низькоомного резистора R і транзистора VT3. Останній працює в активному режимі, запобігаючи шунтуванню резистором R змінних складових сигналів у базі транзистора VT2, що забезпечує високий коефіцієнт h_21Ec. Крім того, транзистор в діодному ввімкненні має високу термостабільність режиму складеного транзистора за постійним струмом.

2 .2.4 Диференціальні каскади підсилення

Диференціальні каскади відносять до балансних (мостових) схем підсилювачів постійного струму. Їх застосовують для зменшення дрейфу нуля, що викликається зміною напруги живлення і температури навколишнього середовища. Диференціальні каскади мають два входи і два виходи, що дозволяє проектувати інвертуючі та не інвертуючі підсилювачі і досить просто узгоджувати кола зворотних зв'язків. В диференціальних каскадах легко виконати зміщення вихідного потенціалу, тому можна будувати багатокаскадні підсилювачі без застосування розділюючих реактивних елементів (конденсаторів, трансформаторів). Таким чином, структура диференціального підсилювача узгоджена з принципами інтегральної технології, при якій можливе виготовлення пари транзисторів з майже ідентичними параметрами. При цій умові диференціальні каскади мають майже ідеальні характеристики.

Диференціальні підсилювачі (ДП) — це балансний підсилювач постійного струму з джерелом стабільного струму в колі емітера. Значення цього струму обчислюють за параметрами додаткового джерела живлення резистора в емітерному колі. На рис. 2.20 показана схема ДП, яка складається з двох транзисторів та трьох резисторів. В окремих випадках напруга вхідного сигналу може бути подана лише на один вхід (Е_ВХ1=0 або Е_ВХ2=0). Напруга вихідного сигналу знімається або між колекторами транзисторів (симетричний вихід), або з колектора одного з транзисторів відносно заземленого провідника (несиметричний вихід).

Опір резистора R_E повинен значно перевищувати внутрішній опір підсилювача з боку його виходу, щоб значення стабільного струму не залежало від напруги на вході диференціального підсилювача і було сталим при наявності короткого замикання в колі навантаження джерела цього струму. Необхідно також вживати заходи для забезпечення високої стабільності струму I₀ під впливом температури, оскільки параметри диференціального підсилювача дуже залежать від цього струму.

Важливою особливістю диференціального підсилювача є високе підсилення різниці вхідних сигналів Е_ВХ1–Е_ВХ2 (коли вхідні сигнали змінного струму протифазні або різнополярні для сигналів постійного струму) і значне ослаблення сумарного вхідного сигналу Е_ВХ1+Е_ВХ2. Це найчастіше сигнал завади, зумовлений напругою дрейфу нуля підсилювача.

При симетричних плечах схеми (транзистори ідентичні, а R_C1=R_C2=R_C) і відсутності вхідних сигналів диференціальний підсилювач збалансований, і напруга між колекторами (на виході) дорівнює нулю. Оскільки струм ділиться між плечами порівну, то потенціали колекторів обох транзисторів однакові і дорівнюють U_C0=U_ВИХ1=U_ВИХ2=Е_С – I₀ .

Схема диференціального підсилювача, що використовується в напівпровідникових інтегральних мікросхемах (зокрема К118УД1А), наведена на рис. 2.21. Верхня частина схеми аналогічна схемі на рис. 2.20, і для аналізу для неї можна застосувати формули, наведені вище. Як джерело стабільного струму I₀ використаний транзистор VT3 в загальному колі емітерів VT1 і VT2. Резистори R1 — R3 забезпечують необхідний режим роботи транзистора VT3. Транзистор VT4 в діодному ввімкненні використовується для компенсації температурних коливань напруги транзистора VT3. Вихідний опір складової струму підсилюваного сигналу в каскаді на транзисторі VT3 за схемою із загальним емітером може досягати декількох сотень кілоом, що дозволяє знизити рівень синфазних помилок до 60 дБ на каскад.

С трум I₀ знаходять із рівняння

. (2.46)

Оскільки напруга на ділянці база — емітер залежить від теплового потенціалу φ_т,

(2.47)

Якщо струм I за допомогою подільника зміщення R1, R2 заданий постійним, то, змінюючи опір резистора R3, можна змінювати значення струму I₀ в широких межах.

Диференціальні каскади з підвищеним вхідним опором. Збільшення диференціального вхідного опору диференціального підсилювача підвищує його функціональні можливості. Для збільшення вхідного опору такого підсилювача без втрати підсилення широко застосовують складені транзистори. На рис. 2.22 показана схема диференціального підсилювача в інтегральному виконанні.

Вхідний диференціальний опір підсилювача на складених транзисторах можна знайти з рівняння

. (2.48)

Д иференціальний коефіцієнт підсилення

, (2.49)

залежить лише від опору навантаження R_c, абсолютного значення струму I₀ і температури. У формулі (2.49) R_вх.д.с. — вхідний опір мікросхеми підсилювача.

Диференціальні каскади з підвищеним коефіцієнтом підсилення. Головний недолік простих диференціальних каскадів з резисторами в колекторних колах — відносно низьке значення диференціального коефіцієнта підсилення при малому струмі I₀. Цей недолік абсолютно відсутній в диференціальних підсилювачах, що використовуються як вхідні каскади лінійних інтегральних підсилювачів, оскільки не дозволяє реалізувати велике відношення сигнал/помилка, зумовлене напругою дрейфу нуля чи власними шумами транзистора.

Диференціальні каскади підсилення напівпровідникових інтегральних мікросхем частіше використовуються з динамічними навантаженнями. В таких схемах колекторними або емітерними навантаженнями є транзистори, внутрішній опір яких дуже великий. Площа, яку займають планарні транзистори в складі інтегральних схем, в 40 – 50 разів менша за площу резисторних доріжок з такими самими значеннями номіналів.

С хема диференціального підсилювача з динамічним навантаженням на транзисторах різної провідності (p–n–p– і n–p–n–типу) показана на рис. 2.23. В цій схемі підсилювальними є транзистори VT2 і VT5 за схемою із загальним емітером де навантаження — це колекторні кола транзисторів VT1 і VT4. Як і в простих диференціальних підсилювачах, джерело стабільного струму I₀ виконане на транзисторі VT3. Навантажувальні транзистори n—p—n–типу мають вихідний опір більший, ніж транзистори p—n—p–типу.

Незважаючи на те, що в точці p,в якій вихідний опір дещо зменшений через ввімкнені паралельно два вхідні опори h_11E транзисторів VT1, VT4 і R_{вих n—p—n}, принцип балансного вмикання підсилювальних транзисторів і динамічних навантажень у цій схемі зберігається при високій симетрії плеч. Оскільки вихідний опір транзисторів VT1 і VT4 з боку колекторних кіл великий, то загальне підсилення складного диференціального каскаду становить 300...1000 на один каскад.

Однією з особливостей диференціальних підсилювачів з динамічним навантаженням є можливість одержання одночасного виходу з максимальною амплітудою вихідного струму I₀. Якщо, наприклад, струм транзистора VT2 дорівнює нулю, а струм транзистора VT5 досяг максимального значення I₀, то цей же струм потече і через транзистор VT4. Оскільки транзистори VT1 і VT4 ввімкнені за схемою "струмного дзеркала", то в колекторне коло транзистора VT1 і навантаження також надійде струм I₀.

Н едоліком диференціальних підсилювачів за схемою на рис. 2.23 є порівняно низький вхідний опір. На рисунку 2.24 показана схема диференціального каскаду із складним вмиканням транзисторів за схемою ЗАГАЛЬНИЙ КОЛЕКТОР — ЗАГАЛЬНА БАЗА — ЗАГАЛЬНИЙ ЕМІТЕР. Вхідні емітерні повторювачі на n–p–n-транзисторах VT1 і VT6 працюють в режимі мікроамперних струмів, забезпечуючи дуже великий вхідний опір і малу вхідну ємність. Вихідні опори емітерних повторювачі практично дорівнюють опорам емітерних переходів r_E = φ/I_E. Це опори джерела сигналів для підсилювальних каскадів на транзисторах p–n–p-типу VT2 і VT7, увімкнених за схемою із загальною базою. При ідентичності параметрів цих транзисторів і з урахуванням того, що струми їх баз фіксуються джерелом стабільного струму I₀, потенціал баз на високій частоті дорівнює нулю. Таким чином, заземлення баз використовується без шунтуючих конденсаторів.

Опори навантаження каскадів за схемою із загальною базою — це колекторні кола джерел стабільного струму на транзисторах VT3 і VT8 за схемою із загальним емітером, внутрішній опір яких дорівнює 1/h_22E, тобто дуже великий, що зумовлює високе підсилення схеми (декілька сотень). Для підвищення внутрішнього опору джерел стабільного струму вмикають резистори R1, R3, які також використовують для балансування диференціального підсилювача.

На відміну від схеми на рис. 2.23 в даному диференціальному підсилювачі схема переходу до одиночного виходу має додатковий транзистор VT4. Цей транзистор забезпечує менше відгалуження струму для керування базами навантажувальних транзисторів VT3 і VT8 (струм 2I_B на рис. 2.23). При цьому покращується симетрія плеч диференціального каскаду.