Сумматоры
Название |
Разрядность |
Наличие Параллельного переноса |
Назначение |
ИМ1 * |
1 |
Нет |
Полный 1 разрядный сумматор с разветвленной логикой |
ИМ2 |
2 |
Нет |
Полный 2 разрядный сумматор |
ИМ3 * |
4 |
Есть |
Полный 4 разрядный сумматор с параллельным переносом |
ИМ5* |
2 х 1 |
Нет |
Два полных 1 разрядных сумматора |
ИМ6 |
4 |
Есть |
Полный 4 разрядный сумматор с параллельным переносом |
ИМ7 |
4 х 1 |
Нет |
Четыре последовательных сумматора вычитателя |
ИП2 * |
8 |
Нет |
8 разрядная схема контроля четности |
ИП3 * |
4 |
Есть |
4 разрядное АЛУ |
ИП4 * |
4 |
Нет |
Блок переносов |
СП1 * |
4 |
Нет |
Схема сравнения кодов |
26
К
155ИМ1-одноразрядный
последовательный сумматор
с парафазным
выходом значения суммы.
Бит слагаемого А может быть подан на один из 4 входов(А1,А2,А3,А4), бит слагаемого В на один из входов(В1,В2,В3,В4).
Если необходимо подать на сумматор бит слагаемого в прямом виде, его следует подавать на входы 1 либо 2, либо на объединенный вход 1 и 2. При этом на незадействованный входы 3 и 4 необходимо подать сигнал «1». Если бит слагаемого необходимо подать в инверсном виде, то этот бит необходимо подать на входы 3 или 4 или одновременно на два этих входа. При этом на незадействованные входы 1 и 2, необходимо подать сигнал 0. Следует учесть, что выход переноса в сумматоре инверсный, а вход переноса прямой. Это используется при построении много разрядного сумматора с чередованием инверсного переноса.
Выполнен в корпусе, имеющем 14 выводов.
Вывод 7 - общий(земля), вывод 14 - питание(+5в).
К
155ИМ2-
двухразрядный параллельный сумматор
со входом переноса в младший разряд.
Сумматор осуществляет сложение двух
кодов двухразрядных чисел (А и В) и бита
переноса в младший разряд. На выходах
формируется 2 разряда суммы и бит переноса
старшего разряда. В общем случае 3 выхода
микросхемы можно трактовать как 3-х
разрядную сумму.
Выполнен в корпусе, имеющем 14 выводов.
27
К
155ИМ3-
четырехразрядный параллельный сумматор
со входом переноса в младший разряд.
Сумматор осуществляет сложение двух
кодов четырехразрядных чисел (А и В) и
бита переноса в младший разряд. На
выходах формируется 4 разряда суммы и
бит переноса старшего разряда. В общем
случае 5 выходов микросхемы можно
трактовать как 5-ти разрядную сумму.
Выполнен в корпусе, имеющем 14 выводов.
К
555ИМ5-
два одноразрядных сумматора с входом
переноса в младший разряд. Сумматор
осуществляет сложение двух кодов
одноразрядных чисел (А и В) и бита переноса
в младший разряд. На выходах формируется
1 разряд суммы и бит переноса старшего
разряда. В данной схеме можно реализовать
двухразрядный сумматор с последовательным
переносом как показано на примере. При
таком подключении можно получить 3-х
разрядную сумму.
28
Элементы для обработки кодов
К
155ИП2-схема
свертки байта с четным (E)
и нечетным (0)
и выходами.
В рабочем состоянии на входы DE, D0 подается парафазный код 10 или 01. В этом режиме код на выходах схемы зависит от четности единиц кода, поданного на входы D0-D7.
Если в коде четное число единиц, то набор, поданный на входы DE, D0 , транслируется на выходы Е и 0 без изменений. Если же нечетное, то набор на выходе инвертируется и выставляется на выходах инверсно. При подаче на входы DE, D0 одинаковых сигналов, вне зависимости от кода на входах D0-D7, на выходах Е и 0 также будут установлены одинаковые сигналы, но инверсно к входам.
Например, если на входе DE=D0=1, на выходах Е=0=0.
Выполнена в корпусе, имеющем 14 выводов.
Вывод 7 - общий(земля), вывод 14 - питание(+5в).
Работа К 155 ИП2
∑(м) |
DE |
DO |
E чет |
0 нечет |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
~ |
0 |
0 |
1 |
1 |
~ |
1 |
1 |
0 |
0 |
29
К
155ИП3-
настраиваемая схема предназначенная
для обработки двух четырехразрядных
кодов (А
и В).
Обработка может быть как логическая(поразрядная)
при М=1,
так и арифметическая при М=0.
В зависимости от кода настройки, поданного
на входы(V3,V2,V1,V0)
и в соответствии с таблицей схема
настраивается на выполнение различных
операций. Вход и выход переноса (P)
в схеме - инверсные.
На выходах R и G формируются функции распространения и генерации переноса из группы. На выходе К устанавливается «1», когда все выходы F1,F2,F3,F4 равны «1». Выход К- выход с открытым коллектором.
Выполнена в корпусе, имеющем 24 вывода.
30
Таблица режимов ИПЗ
(положительная логика)
V3 |
V2 |
V1 |
V0 |
Функции |
||
|
|
|
|
М=1 |
М=0 |
|
|
|
|
|
|
Р0=1 переноса нет |
Р0=0 перенос есть |
0 |
0 |
0 |
0 |
А |
A |
B |
0 |
0 |
0 |
1 |
AvB |
AvB |
(AvB)+1 |
0 |
0 |
1 |
0 |
A&B |
AvB |
(AvB)+1 |
0 |
0 |
1 |
1 |
0 |
-1 |
0 |
0 |
1 |
0 |
0 |
A&B |
A+(A&B) |
A+(A&B)+1 |
0 |
1 |
0 |
1 |
B |
(AvB)+(A&B) |
(AvB)+(A&B)+1 |
0 |
1 |
1 |
0 |
A+B |
A-B-1 |
A-B |
0 |
1 |
1 |
1 |
A&B |
(A&B)-1 |
A&B |
1 |
0 |
0 |
0 |
AvB |
A+(A&B) |
A+(A&B)+1 |
1 |
0 |
0 |
1 |
A+B |
A+B |
A+B+1 |
1 |
0 |
1 |
0 |
B |
(AvB)+(A&B) |
(AvB)+(A&B)+1 |
1 |
0 |
1 |
1 |
A&B |
(A&B)-1 |
A&B |
1 |
1 |
0 |
0 |
1 |
A+A |
A+A+1 |
1 |
1 |
0 |
1 |
Avb |
(AvB)+A |
(AvB)+A+1 |
1 |
1 |
1 |
0 |
AvB |
(AvB)+A |
(AvB)+A+1 |
1 |
1 |
1 |
1 |
A |
A-1 |
A |
31
К
155ИП4
–
четырехразрядный блок ускоренного
формирования переноса имеет входы
подготовительных функций генерации и
распространения предыдущего порядка,
инверсный вход переноса из младших
разрядов, инверсные выходы переносов
и выходы генерации и распространения
следующего порядка.
Выполнен в корпусе, имеющем 16 выводов.
P0 |
R1 |
G1 |
R2 |
G2 |
R3 |
G3 |
R4 |
G4 |
P1 |
P2 |
P3 |
G |
R |
~ |
~ |
1 |
|
|
|
|
|
|
0 |
|
|
|
|
0 |
1 |
~ |
|
|
|
|
|
|
0 |
|
|
|
|
~ |
~ |
~ |
~ |
1 |
|
|
|
|
|
0 |
|
|
|
~ |
~ |
1 |
1 |
~ |
|
|
|
|
|
0 |
|
|
|
0 |
1 |
~ |
1 |
~ |
|
|
|
|
|
0 |
|
|
|
~ |
~ |
~ |
~ |
~ |
~ |
1 |
|
|
|
|
0 |
|
|
~ |
~ |
~ |
~ |
1 |
1 |
~ |
|
|
|
|
0 |
|
|
~ |
~ |
1 |
1 |
~ |
1 |
~ |
|
|
|
|
0 |
|
|
0 |
1 |
~ |
1 |
~ |
1 |
~ |
|
|
|
|
0 |
|
|
~ |
~ |
~ |
~ |
~ |
~ |
~ |
~ |
1 |
|
|
|
1 |
|
~ |
~ |
~ |
~ |
~ |
~ |
1 |
1 |
~ |
|
|
|
1 |
|
~ |
~ |
~ |
~ |
1 |
1 |
~ |
1 |
~ |
|
|
|
1 |
|
~ |
~ |
1 |
1 |
~ |
1 |
~ |
1 |
~ |
|
|
|
1 |
|
0 |
1 |
~ |
1 |
~ |
1 |
~ |
1 |
~ |
|
|
|
1 |
|
~ |
1 |
~ |
1 |
~ |
1 |
~ |
1 |
~ |
|
|
|
|
1 |
32
К555СП1 – схема сравнения двух четырехразрядных двоичных кодов или двух двоичнодесятичных чисел. Имеет три входа А=В, А>В, А<В для каскадного подключения и три выхода результата выполнения операции сравнения.
Выполнен в корпусе, имеющем 16 выводов.
33
Шинные формирователи
К
589АП16
– схема для обеспечения коммутации
между тремя четырехразрядными шинами.
Выходы В
и С
имеют три состояния – «0», «1», «Z».
Состояние «Z»
или высокоомное состояние предполагает
отключение выходов от шины. Вход ВК
управляет их включением. Кроме этого,
Выходы В
являются двунаправленными.
При ВК=1 входы В и С находятся в третьем состоянии и передача данных через схему не происходит. При ВК=0 включаются входы В и С и направление коммутации зависит от входа УВ.
При УВ=0 выполняется коммутация входов А на выходы В. При УВ=1 Направление передачи по линиям В меняется и они становятся входами и выполняется коммутация между входами В и выходами С.
К589АП26 работает абсолютно аналогично К589АП16. Единственное отличие – входы/выходы В являются инверсными.
Выполнен в корпусе, имеющем 16 выводов.
Режим |
ВК |
УВ |
С |
В |
Примечания |
Передача от вх А на В |
0 |
0 |
Z |
Инф |
Приемник Выключен |
Передача от В на С |
0 |
1 |
инф |
Z |
Передатчик включен |
Передача и прием отсутствуют |
1 |
~ |
Z |
Z |
Приемник и передатчик включены |
34
Наименование |
Параметры |
I0вх не более по А(ВКУВ) |
-0,25(-0,5)mA |
I0вых не более по С(В) |
-1(-10)mA |
U0вых не более по С(В) |
0,5(0,7)V |
U1ых не более по С(В) |
3,65(2,4)V |
I1вх не более по А(ВКУВ) |
40(80)мкА |
Ток потребления Iвх не более |
130 mA |
Короткозакн. Ток Iкз по С(В) |
-120~-30(-65~-15) mA |
t10з t01з |
<=30нс |
35