3.4 Регистры

Назначение регистров - прием, хранение и выдача двоично-кодированной информации (двоичных чисел, слов). Они используются в качестве безадресных запоминающих устройств, преобразователей и генераторов кодов, устройств временной задержки цифровой информации, делителей частоты и др.

Для регистрации n-разрядного числа необходимо иметь в сове регистра л-триггеров. Каждый из них запоминает один бит информации. Триггеры между собой могут быть связаны цепями управления и переноса.

Понятие «вес разряда» к регистру, в отличие от счетчика, неприемлемо, поскольку весовая зависимость между переменными Написанного слова может отсутствовать. По этой причине на условных графических изображениях регистров метки информационных входов и выходов нумеруются в естественном порядке. Все регистры в зависимости от способа приема и выдачи информации делятся на следующие типы: с параллельным приемом выдачей; с последовательным приемом и выдачей; с комбинированным приемом и выдачей. Регистры с параллельным приемом и выдачей называют регистрами памяти, а все остальные сдвигающими: (сдвиговыми) регистрами.

По направлению сдвига (передачи) информации различают однонаправленные и реверсивные регистры.

3.4.1 Регистры памяти

Регистры памяти представляют собой набор синхронных триггеров с независимыми информационными входами. Триггеры объединяются лишь управляющими сигналами (синхронизации, разрешения, записи, выдачи, высокого импеданса и др.). Ввод (запись) и вывод (считывание) информации производится одновременно во всех разрядах параллельным кодом. Ввод обеспечивается синхронизирующим импульсом. С приходом очередного такого импульса происходит обновление записанной информации.

Если входная информация парафазная, т. е. Каждая переменная поступает одновременно в прямом и инверсном виде, используются RS- или JK-триггеры (рис. 3-37,а), если однофазная,-D-триггеры (рис. 3.37,6).

Считывание может происходить в прямом и обратном кодах, т. е. с прямых и инверсных выходов триггеров.

В регистрах, предназначенных для работы на информационную магистраль, в качестве выходных (буферных) каскадов используются элементы с тремя состояниями (рис. 11.14, 11.25), управляемые сигналом разрешения считывания ERD. Типовым примером может служить микросхема 133ИР15 (рис. 3.38).

Это четырехразрядный регистр памяти с однофазными информационными входами D₁, D₂, D₃, D₄, запись через которые производится по перепаду 0-1 синхронизирующего сигнала С', если на обоих входах разрешения Е низкое напряжение. Подача единичного уровня хотя бы на один вход Е переводит регистр в режим хранения. Для считывания хранящейся в регистр информации на оба входа ERD подается низкое напряжение, в противном случае выходы отключаются, что соответствует высокоимпедансному состоянию.

Наращивание разрядности регистра достигается параллельным соединением управляющих входов нескольких микросхем.

3 .4.2 Сдвигающие регистры.

Сдвигающие регистры обладают свойством сдвигать (перемещать) записанную в них информацию влево (в сторону старших разрядов) или вправо (в сторону младших разрядов) на заданное число разрядов. Поэтому триггеры в них соединяются последовательно. Сущность сдвига состоит в том, что с приходом синхронизирующего импульса происходит перезапись содержимого триггера каждого разряда в соседний разряд. Число сдвигов определяется числом поступивших синхронизирующих импульсов.

Реальное направление сдвига в регистре определяется направлением межтриггерных связей. Однако с точки зрения сдвига относительно числовой разрядной сетки один и тот же регистр, имеющий однонаправленные межтриггерные связи, может быть регистром со сдвигом вправо и регистром со сдвигом влево в зависимости от того, в каком порядке размещена информация.

Строятся регистры на триггерах с динамическим входом синхронизации или с внутренней задержкой. Это условие является обязательным. В противном случае при поступлении синхронизирующего сигнала информация может передвинуться не на один разряд, а на столько, сколько раз успеют переключиться триггеры за время действия этого сигнала.

Н а рис. 3.39 показаны схема, условное графическое обозначение и временные диаграммы работы трехразрядного сдвигающего регистра на D-триггерах. Он реализует способ последовательного приема и последовательной выдачи. Предполагается, что входная информация поступает младшими разрядами вперед, т. е. входным триггером является триггер старшего разряда, а содержимое регистра считывается с выхода Q₁ триггера младшего разряда.

По каждому фронту импульса С' хранящаяся в им триггере двоичная переменная переписывается в (i-1)-й триггер. Поскольку входы С динамические, последующие изменения уровней напряжения на входах D в пределах данного сигнала С'=1 не приводят к новым переключениям триггеров. Таким образом, при поступлении одного импульса С' информация в регистре сдвигается на один разряд вправо: переменная х со входа 0 записывается в триггер D3, предыдущее содержимое его перемещается в триггер D2, а предыдущее содержимое D2 -в DI.

Для полной загрузки регистра новой информацией необходимо подать три (по числу разрядов регистра) синхронизирующих импульса. Последующие импульсы С’ обеспечивают выдачу записанной информации с выхода триггера D1.

Если импульсы синхронизации поступают непрерывно с периодом Т_с, то выходной сигнал Q’₁ повторяет входной х с задержкой на пТ_с (здесь n=3), и регистр выступает в роли устройства дискретной задержки цифровой информации. Выходы Q триггеров обычно имеют внешние выводы (пунктирные линии на рис. 3.39,а), с которых можно снимать записанную информацию. Иначе говоря, такой регистр может служить преобразователем последовательного кода в параллельный.

Чтобы изменять направление сдвига, не меняя последовательности поступления входных информационных сигналов, используют реверсивные регистры. Принцип построения их основан на коммутации входа i-го триггера к выходу (i-1)-го либо (i+1)-гo триггера (рис. 3.40,а). Здесь при с игнале управления Е'=1 подключается (i-1)-й триггер, а при Е’=0 - (i+1)-й триггер, соответственно устанавливается режим сдвига влево или вправо.

Ф ункциональные возможности регистров значительно расширяются при введении режима параллельной записи информации. Такие регистры дополнительно могут выполнять функции регистров памяти, а также преобразователей параллельного кода в последовательный. На рис. 3.41. показана схема такого регистра. Он собран на JK-триггерах с асинхронными входами S и R. Параллельная запись двоичной информации осуществляется с помощью коммутаторов, управляемых входными переменными D’_i. В зависимости от знания D’_i команда записи С'₂ проходит на вход S или вход R i-го триггера. В режиме сдвига исполнительным сигналом служит С’₁

Одновременное поступление синхронизирующих сигналов С’₁ и C’₂ недопустимо. Для того, чтобы сигналы С’₁ и C’₂ не воздействовали на регистр при их случайном совпадении, т. е. исключалось наложение различных режимов работы, во многих практических схемах вводится управление режимами.

Например в регистре 133ИР1, схема котoрoгo изображена на рис. 3.42,а, режимы устанавливает сигнал Е'. При Е'= 1 информационные входы триггеров, работающих благодаря инверторам ЛЭ6...ЛЭ10 в режиме D-триггера, подключены к входным шинам параллельной записи Di...D₄, а входы синхронизации триггеров - к шине сигнала С'₂.

Если Е'=0, информационные входы триггеров подключены к выходам предыдущих триггеров, а внешняя информация воспринимается по входу 0 в виде последовательного кода. При этом работа триггеров синхронизируется импульсами С’₁. Сигналы на других входах регистра могут быть любыми.

Многие современные регистры, выполненные в виде ИС, содержат выходные ключи с высокоимпедансным состоянием, что упрощает сопряжение с информационными магистралями. Потребительские возможности регистров еще выше, если ключи двунаправленные. Введение ключей также во входные цепи регистра позволяет существенно упростить организацию двунаправленной передачи информации между двумя магистралями, причем с возможностью предварительной обработки ее. Такой обработкой может быть сдвиг двоичного числа на m разрядов влево или вправо.

Если при этом не происходит потеря знаков числа (что возможно, когда разрядность регистра выше разрядности числа), то сдвиг равноценен соответственно умножению или делению числа на 2^т.

Типовым примером регистра с возможностью двунаправленной передачи может служить ИС 564ИР6 [25].

Область применения сдвигающих регистров не ограничивается примерами, приведенными выше. Она значительно шире. Так, регистр может стать кольцевым счетчиком при подключении входа 0 к прямому выходу последнего триггера. Если в один из разрядов регистра ввести логическую единицу или нуль, то эта единица или нуль с каждым импульсом синхронизации С' будет переходить от триггера к триггеру по замкнутому кольцу с циклом, равным числу триггеров (n). В результате на выходах триггеров формируются импульсные последовательности, смещенные относительно друг друга на период следования импульсов С'. Период следования импульсов в каждой последовательности в п раз больше, чем период следования импульсов С'. Если на вход 0 подавать сигнал с выхода дешифратора, выделяющего определенные состояния регистра, получается генератор кодовых последовательностей.

Подключив вход 0 к инверсному выходу последнего триггера, можно увеличить коэффициент пересчета кольцевого счетчика в два раза (К_п =2_n). В таком счетчике все триггеры последовательно переходят в единичное состояние, а затем также последовательно в нулевое и т. д. Поэтому для получения сдвинутых импульсных последовательностей необходим специальный дешифратор. Особенность дешифратора состоит в том, что на каждое состояние счетчика с любой разрядностью требуется конъюнктор всего лишь на два входа.