Курсовой проект_1 / Раздел 5

5. Разработка функциональной электрической схемы процессора

5.1. Выбор и обоснование

Функциональная электрическая схема поясняет принцип работы разрабатываемого устройства. Функциональная схема строится на основании структурной электрической схемы. Графическое построение схемы дает наиболее наглядное представление о последовательности процессов, иллюстрируемых схемой. На основе функциональной схемы разрабатывается принципиальная электрическая схема. Управление осуществляется устройством управления, которое представляет собой совокупность центрального устройства управления и блока местного управления.

5.2. Техническое описание

5.2.1. Операционная часть автомата

Счетчик CT СЧАК [AS:3]^* - счетчик адреса команд. В начале работы программы принудительно обнуляется. Далее увеличивается на 1 при формировании продвинутого адреса. Адрес подается на ШАозу, откуда передается на РАозу, откуда попадает в ОЗУ.

Регистры RG РК1 [I:3] и RG РК2 [K:3]. служат для загрузки и хранения команды. Фактически это один регистр, но для облегчения понятия его работы, команда в 2 байта работает с РК2.

Дешифратор DC КОП [C:8] служит для дешифрации кода операции.

Дешифратор DC Aрон [C:13] служит для выбора одного из регистров в составе РОН для обращения к нему в режимах записи или чтения.

Счетчик CTинд [S:3] служит для приема, хранения и инкремента, принятых с ШД данных.

Счетчик CTадр [R:8] служит для приема, хранения и инкремента, принятого с РК2 адреса R1, который нужен для формирования адреса (R1+1).

Счетчик CTциклов [AS:14] служит для декремента циклов в команде деления.

Счетчик CT УС [AS:9] служит для указания ячейки стека.

Демультиплексор DMX 1 [AB:8] служит для маршрутизации данных со счетчика CTинд [S:3] на компаратор CMP 1 [AB:12] или на шину данных.

Демультиплексор DMX 2 [C:27] служит для маршрутизации содержимого аккумулятора.

Демультиплексор DMX 3 [P:27] служит для маршрутизации содержимого RG Pалу [P:22] поступающего с прямого выхода.

Демультиплексор DMX 4 [C:36] служит для маршрутизации содержимого РРалу.

Мультиплексор MX1 [J:9] предназначен для передачи одного из полей расположенного в регистре RG РК1(2) на вход дешифратора адреса РОН.

Мультиплексор MX 2 [AQ:4] предназначен для передачи данных на RG P1алу [AA:22] с одного из его входов.

Мультиплексоры MX 3 [Y:27] и MX 4 [AD:31] предназначены для передачи данных на сумматор SM [Z:34].

Мультиплексор MX 5 [H:32] служит для передачи данных на вход регистр RG PРалу.

Компаратор CMP 1 [AB:12] служит для сравнения данных со счетчика CTинд [S:3] и регистра RG Pmax [AC:3].

Компаратор CMP 2 [C:32] служит для сравнения значений поступающий на его входы.

Регистры RG РОН 1 [D:18] – RG РОН 16 [N:18] предназначены для записи и хранения операндов, используемых в микропрограммах. Для выдачи хранимых данных регистры оснащены Z-состоянием, что позволяет включать и отключать выходы регистра от шины.

Регистр RG Pmax [AC:3] служит для приема и хранения принятых с ШД данных.

Регистр RG Pисп [AH:7] служит для приема и хранения принятых с ШД данных.

Регистр RG PАисп [AH:11] служит для формирования адреса исполнительного.

Регистр RG PРалу [H:36] – регистр результата, который служит для приема, хранения и инкремента данных.

Регистр RG Pалу [P:22] – регистр в АЛУ, в котором хранится 2й операнд. Регистр служит для приема и хранения данных поступающих с ШД.

Регистр RG АКК [C:22] – регистр в АЛУ, в котором хранится 1й операнд. Регистр служит для хранения, приёма и сдвига данных на него с регистра RG PРалу [H:36].

Регистр RG P2алу [AK:34] – служит промежуточным регистров при операции деления.

Регистр RG P1алу [AA:22] – служит промежуточным регистров при операции деления.

Сумматор SM [Z:34] служит для сложения и инкремента данных поступающих на его входы.

Логические элементы [Y:13; AH:14; AJ:14; AM:14; AL:20; AM:22; AP:22; AN:24; C:35; ] служат для формирования осведомительных сигналов {x}.

Логический элемент [L:28] осуществляет поразрядную логическую операцию “Исключающее ИЛИ” над содержимым прямого выхода регистра RG Pалу [P:22] и Регистр RG АКК [C:22].

Логический элемент [AN:31] осуществляет логическую операцию “Исключающее ИЛИ” и инверсию над поступающем на его вход содержимым младших разрядов регистров RG PРалу [H:36] и RG P1алу [AA:22].

Логические элементы [I:16; S:16] и [L:16; V:16] формируют управляющие сигналы, поступающие на регистры общего назначения, на управляющие входы записи [W] и Z-состояния [Z] соответственно.

Логические элементы [Z:16; AC:16; R:32; S:34; Q:37; AA:25; AF:25; AH:27; AF;29] служат для формирования внутренних сигналов управления.

Триггеры ТПП СЧАК [AZ:19], ТПП АЛУ [AV:19] служит для индикации переполнения в счетчике адреса команд и АЛУ соответственно.

Триггер ТПП Стека [AR:19] служит для индикации о недопустимом значении указателя стека.

Триггер Tзн.АЛУ [AN:18] служит для хранения промежуточных результатов при работе микропрограммы деления.

* В квадратных скобках указаны узлы и элементы функциональной электрической схемы операционного автомата