12

Курский государственный технический университет

Кафедра вычислительной техники

Курс лекций по дисциплине

Микропроцессоры и микропроцессорные системы

Курск, 2003

Содержание

1. Введение 4

1.1. Успехи интегральной технологии и предпосылки появления микропроцессоров 4

1.2. Основные схемотехнологические направления производства микропроцессоров 5

1.3. Характеристики микропроцессоров 6

1.4. Поколения микропроцессоров. 6

2. Машина пользователя и система команд 10

1.5. 8-разрядный микропроцессор 10

1.6. Архитектура 16-разрядного микропроцессора 15

3. Общая структура МПС 20

4. Структура микропроцессора и интерфейсные операции 21

1.7. 8-разрядный микропроцессор 21

1.7.1. Внутренняя структура 21

1.7.2. Командный цикл микропроцессора. 22

1.7.3. Машинные циклы и их идентификация. 22

1.7.4. Реализация микропроцессорных модулей и состав линий системного интерфейса 24

1.8. 16-разрядный микропроцессор 27

1.8.1. Внутренняя структура 28

1.8.2. Машинные циклы i8086 в минимальном и максимальном режимах 31

1.8.3. Структура микропроцессорных модулей на базе микропроцессора i8086 34

5. Подсистема памяти МПС 40

1.9. Распределение адресного пространства 40

1.10. Регенерация динамической памяти 42

6. Подсистема ввода/вывода МПС 47

1.11. Подсистема параллельного обмена на базе буферных регистров 47

1.12. Контроллер параллельного обмена К580ВВ55 47

1.13. Последовательный обмен в МПС 53

1.13.1. Универсальный последовательный приемопередатчик КР580ВВ51 53

7. Подсистема прерываний МПС 59

1.14. Внутренние и внешние прерывания 59

1.15. Функции подсистемы прерываний и их реализация 59

1.16. Контроллеры прерываний 61

8. Подсистема прямого доступа в память МПС 67

1.17. Контроллер прямого доступа в память К580ВТ57 67

9. 32-разрядная архитектура 71

1.18. Высокопроизводительный 32-разрядный контроллер ПДП 82380 71

1.18.1. Архитектура контроллера 82380 71

1.18.2. Функции контроллера ПДП 73

1.18.3. Программируемый контроллер прерываний 76

1.18.4. Программируемые интервальные таймеры 77

1.18.5. Контроллер регенерации динамического ОЗУ 78

1.18.6. Генератор с состоянием ожидания 79

1.18.7. Сброс центрального процессора 80

1.18.8. Синхронизация шины контроллера 82380 86

10. Организация МПС на базе секционированных БИС 87

1.19. Арифметико-логические секции 88

1.20. Секции управления и устройства управления 95

1.20.1. Эволюция структур СФАМ. 95

1.20.2. Секции управления адресом микрокоманд серии К1804. 98

1.20.3. Организация управляющего автомата 100

1.21. Структура устройств обработки данных 100

1.22. МПС с одно- и двухуровневым управлением 103

1.23. Расширение архитектуры Am2900 105

1.23.1. Базовый процессорный элемент К1804ВМ1 105

11. Однокристальные микроЭВМ 118

1.24. Однокристальные микро-ЭВМ К1816ВЕ48/49/35 118

1.24.1. Структура ОМЭВМ 118

1.24.2. Элементы архитектуры ОМЭВМ 119

1.24.3. Порты ввода/вывода 121

1.24.4. Система команд ОМЭВМ 122

1.24.5. Расширение ресурсов ОМЭВМ 125

1.25. Однокристальная микроЭВМ К1816ВЕ51 127

1.25.1. Семейство однокристальных ЭВМ MCS-51 127

1.25.2. Структура микро-ЭВМ К1816ВЕ51 127

1.25.3. Архитектурные особенности микро-ЭВМ 128

1.25.4. Организация внутренней памяти данных. 130

1.25.5. Машинные циклы и синхронизация микро-ЭВМ 131

1.25.6. Внешние устройства микро-ЭВМ 132

1.25.7. Описание последовательного порта. 134

1.25.8. Таймеры-счетчики 137

1.25.9. Подсистема прерываний 139

1.25.10. Система команд 141

12. Системы проектирования и отладки МПС 145

1.26. Проблемы и особенности отладки МПС 145

1.26.1. Особенности отладки МПС на разных этапах ее существования. 146

1.27. Статические отладчики 147

1.28. Логические анализаторы 148

1.29. Сигнатурные анализаторы 155

1.29.1. Идея сигнатурного анализа 155

1.29.2. Оборудование сигнатурного анализа и требования к проверяемой схеме 156

1.30. Системы проектирования МПС 158

1.30.1. Внутрисхемные эмуляторы 160

Литература 162