
- •Логические функции и логические элементы.
- •Основные понятия
- •Представление информации физическими сигналами.
- •Логические функции.
- •Законы алгебры логики
- •Произвольные функции и логические схемы
- •Минимизация функций
- •Интегральные логические элементы.
- •Характеристики лэ.
- •Серии лэ.
- •Правила схемного включения лэ.
- •Разновидности лэ ттл. Лэ с открытым коллектором и тремя состояниями выхода
- •Этапы построения (синтеза) комбинационной схемы.
- •Типовые комбинационные устройства
- •Преобразователи кодов (пк)
- •3.1.1 Дешифраторы.
- •3.1.2. Шифраторы
- •3.1.3. Преобразование произвольных кодов.
- •Коммутаторы.
- •Мультиплексоры.
- •Демультиплексоры.
- •Арифметические устройства.
- •Сумматоры.
- •Цифровые компараторы.
- •Контроль четности
- •Постоянные запоминающие устройства.
- •Параметры пзу.
- •Построение блоков памяти на бис пзу.
- •Применение пзу для реализации произвольных логических функций.
- •Программируемые логические матрицы.
- •Последовательностные схемы
- •Триггеры
- •4.1.3. Двухступенчатые триггеры
- •4.1.4. Асинхронные входы триггеров
- •4.2. Регистры
- •4.2.1. Параллельные регистры
- •4.2.2. Регистровая память
- •4.2.3. Сдвигающие регистры
- •4.3. Счетчики
- •4.3.1. Общие понятия
- •4.3.2. Асинхронные счетчики
- •4.3.3. Синхронные счетчики
- •4.3.4. Интегральные счетчики.
- •4.3.5. Счетчики с различными коэффициентами пересчета.
- •Оперативные запоминающие устройства (озу)
- •4.4.1. Разновидности оперативной памяти
- •4.4.2. Построение блоков озу
- •4.4. Оперативные запоминающие устройства (озу) 45
- •4.4. Оперативные запоминающие устройства (озу) 45
4.4.2. Построение блоков озу
В инженерной практике блоки ОЗУ приходится строить, главным образом, при проектировании или модификации микропроцессорных управляющих устройств. В этом случае блок обычно имеет небольшую емкость (порядка нескольких Кбайт) и строится на статических ОЗУ, например, серии К537. ( Рис.4-17 ).
Назначение выводов микросхемы:
1-8,19,22,23 – адресные входы
9-11, 13-17 – входы / выходы данных
18 – выбор микросхемы
20 – разрешение по выходу
21 – сигнал записи / чтения
24 – напряжение питания + 5 В
12 – общий
Рис. 4-17 Условное обозначение микросхемы К537РУ10
Методика построения блоков ОЗУ при этом практически не отличается от методики построения блоков ПЗУ, изложенной в 3.4.2. Разница лишь в том, что ОЗУ, кроме режимов чтения и хранения, имеют режим записи. Поэтому при адресации ОЗУ надо кроме управляющего сигнала MR (чтение ЗУ) ввести в логику выбора сигнал MW (запись в ОЗУ). Для этого сигнала БИС ОЗУ имеют специальный вход.
Рекомендуемая литература
1. Р.Токхейм «Основы цифровой электроники»-М., Мир 1988
2.Н.В.Воробьев, В.Д.Вернер «Элементная база и схемотехника средств сопряжения»
М., Высшая школа, 1984
СОДЕРЖАНИЕ
1
1
1. Логические функции и логические элементы. 1
1. Логические функции и логические элементы. 1
1.1. Основные понятия 1
1.1. Основные понятия 1
1.2. Представление информации физическими сигналами. 1
1.2. Представление информации физическими сигналами. 1
1.3. Логические функции. 2
1.3. Логические функции. 2
1.4. Законы алгебры логики 4
1.4. Законы алгебры логики 4
1.5. Произвольные функции и логические схемы 4
1.5. Произвольные функции и логические схемы 4
1.6. Минимизация функций 5
1.6. Минимизация функций 5
1. Интегральные логические элементы. 10
1. Интегральные логические элементы. 10
1.1. Характеристики ЛЭ. 10
1.1. Характеристики ЛЭ. 10
1.2. Серии ЛЭ. 10
1.2. Серии ЛЭ. 10
1.3. Правила схемного включения ЛЭ. 12
1.3. Правила схемного включения ЛЭ. 12
1.4. Разновидности ЛЭ ТТЛ. ЛЭ с открытым коллектором и тремя состояниями выхода 13
1.4. Разновидности ЛЭ ТТЛ. ЛЭ с открытым коллектором и тремя состояниями выхода 13
1.5. Этапы построения (синтеза) комбинационной схемы. 14
1.5. Этапы построения (синтеза) комбинационной схемы. 14
2. Типовые комбинационные устройства 17
2. Типовые комбинационные устройства 17
1.6. Преобразователи кодов (ПК) 17
1.6. Преобразователи кодов (ПК) 17
3.1.1 Дешифраторы. 17
3.1.1 Дешифраторы. 17
3.1.2. Шифраторы 21
3.1.2. Шифраторы 21
3.1.3. Преобразование произвольных кодов. 21
3.1.3. Преобразование произвольных кодов. 21
1.7. Коммутаторы. 22
1.7. Коммутаторы. 22
1.7.1. Мультиплексоры. 22
1.7.1. Мультиплексоры. 22
1.7.2. Демультиплексоры. 24
1.7.2. Демультиплексоры. 24
1.8. Арифметические устройства. 24
1.8. Арифметические устройства. 24
1.8.1. Сумматоры. 25
1.8.1. Сумматоры. 25
1.8.2. Цифровые компараторы. 26
1.8.2. Цифровые компараторы. 26
1.8.3. Контроль четности 26
1.8.3. Контроль четности 26
1.9. Постоянные запоминающие устройства. 27
1.9. Постоянные запоминающие устройства. 27
1.9.1. Параметры ПЗУ. 28
1.9.1. Параметры ПЗУ. 28
1.9.2. Построение блоков памяти на БИС ПЗУ. 28
1.9.2. Построение блоков памяти на БИС ПЗУ. 28
1.9.3. Применение ПЗУ для реализации произвольных логических функций. 30
1.9.3. Применение ПЗУ для реализации произвольных логических функций. 30
1.10. Программируемые логические матрицы. 30
1.10. Программируемые логические матрицы. 30
3. Последовательностные схемы 31
3. Последовательностные схемы 31
1.11. Триггеры 31
1.11. Триггеры 31
4.1.1 RS-триггер 31
4.1.1 RS-триггер 31
4.1.2. D - триггер типа «защелка» 33
4.1.2. D - триггер типа «защелка» 33
4.1.3. Двухступенчатые триггеры 34
4.1.3. Двухступенчатые триггеры 34
4.1.4. Асинхронные входы триггеров 36
4.1.4. Асинхронные входы триггеров 36
4.2. Регистры 36
4.2. Регистры 36
4.2.1. Параллельные регистры 36
4.2.1. Параллельные регистры 36
4.2.2. Регистровая память 37
4.2.2. Регистровая память 37
4.2.3. Сдвигающие регистры 38
4.2.3. Сдвигающие регистры 38
4.3. Счетчики 39
4.3. Счетчики 39
4.3.1. Общие понятия 39
4.3.1. Общие понятия 39
4.3.2. Асинхронные счетчики 40
4.3.2. Асинхронные счетчики 40
4.3.3. Синхронные счетчики 41
4.3.3. Синхронные счетчики 41
4.3.4. Интегральные счетчики. 41
4.3.4. Интегральные счетчики. 41
4.3.5. Счетчики с различными коэффициентами пересчета. 43
4.3.5. Счетчики с различными коэффициентами пересчета. 43
4.3.6. Применение счетчиков 44
4.3.6. Применение счетчиков 44