1.2.2. Работа в режиме прерывания

Микропроцессор автоматически устанавливает внутренний триггер разрешения прерывания в состояние запрета восприятия запроса прерывания и вырабатывает сигнал после начальной установки, а также после начала обслуживания запроса прерывания. Программным путем внутренний триггер разрешения прерывания устанавливается в единицу командой EI, а сбрасывается в ноль командой DI.

Периферийное оборудование микропроцессорной системы запрашивает прерывание текущей программы, выполняемой микропроцессором, путем подачи сигнала INT. Обработка прерываний организована таким образом, что запрос прерывания фиксируется во внутреннем триггере запроса прерывания только при переходе микропроцессора к очередному циклу извлечения кода команды, то есть при переходе к началу выполнения очередной команды. Тем самым предыдущая операция оказывается завершенной. Если сигнал, поступающий с выхода триггера разрешения прерывания, , то прерывание разрешается и следующий машинный цикл оказывается циклом обработки запроса прерывания.

Машинный цикл обслуживания прерывания в общих чертах повторяет цикл выборки кода команды. Отличие данного машинного цикла состоит в том, что содержимое счетчика команд не инкрементируется, а запоминается, для того чтобы оно могло быть восстановлено после окончания обработки прерывания при возврате к текущей программе, выполняемой микропроцессором. В течении времени, когда сигнал , выдается сигнал . Последний сигнал используется периферийным оборудованием микропроцессорной системы для инициирования процедур, определяемых прерыванием. Все специальные процедуры обработки запроса прерывания возлагаются на периферийное оборудование –контроллер обработки прерываний и схему определения приоритета прерывания. В третьем такте сигнал , происходит временное отключение памяти от шины данных микропроцессора. По шине данных начальная команда программы прерывания RST (restart), выданная периферийным оборудованием, помещается в регистр команд микропроцессора. При этом на шине адреса присутствует адрес, соответствующий содержимому счетчика команд. В формате команды RST содержится трехразрядное поле для представления адреса вектора прерывания, который определяет начальный адрес подпрограммы обслуживания прерывания, для наиболее приоритетного устройства из запрашивающих прерывание. Выполнение RST команды включает в себя два машинных цикла занесения содержимого счетчика команд в стек. Завершением процесса перехода микропроцессорной системы к обработке прерывания является машинный цикл извлечения кода команды.

1.2.3. Работа в режиме прямого доступа к памяти

Данный режим наиболее целесообразен при обмене блоками данных. Обмен данными в режиме прямого доступа к памяти производится быстрее, чем при программно управляемом микропроцессором обмене данными. Выставляя сигнал HOLD, периферийное устройство приостанавливает выполнение микропроцессором текущей программы и кратковременно осуществляет управление шинами адреса и данных микропроцессорной системы. Обмен данными в режиме прямого доступа к памяти осуществляется без участия микропроцессора. В процессе обмена данными регистр-аккумулятор не участвует и содержимое микропроцессора остается неизменным.

При сигналах и внутренний триггер прямого доступа к памяти устанавливается в состояние логической единицы. Микропроцессор вырабатывает сигнал и разрешает управление шинами адреса и данных контроллеру прямого доступа к памяти, который захватывает шины адреса и данных и управляет процессом передачи информации в память. По окончании цикла прямого доступа к памяти периферийное оборудование подает сигнал , в результате чего микропроцессор сбрасывает в нуль внутренний триггер прямого доступа к памяти. Устанавливается сигнал , и микропроцессор возвращается к выполнению прерванной текущей программы, которая оказалась приостановленной.