1.3. Схемы управления адресом микрокоманды кр1804ву1, кр1804ву2
Одна схема управления адресом микрокоманды (СУAM) формирует на своем выходе четыре разряда адреса, по которому из управляющей памяти производится считывание очередной микрокоманды. Объединением определенного числа микросхем СУAM обеспечивается формирование адреса с требуемой разрядностью.
На рисунке 4.2 приведена структурная схема КР1804ВУ1. В микросхеме предусматривается четыре источника адреса, каждый из которых может выдать 4-разрядный двоичный адрес: счетчик микрокоманд (СМК), регистр адреса (РА), стек и входная шина адреса D. Блок выбора адреса (БВА) в соответствии с комбинацией управляющих сигналов S1, S0 передает содержимое одного из этих источников адреса на свой выход.
Счетчик микрокоманд состоит из 4-разрядного регистра, в который на положительном фронте тактовых импульсов заносится значение, имеющееся на выходе БВА (при значении на входной цепи переноса С0 равном лог 0), либо значение выхода БВА, увеличенное на 1 (при С0 = 1). Узел снабжен выходной цепью переноса С4. При объединении микросхем СУАМ выходная цепь переноса С4 подключается к входной цепи переноса С0 следующей, старшей секции СУАМ. На вход С0 младшей секции подается уровень лог. 1 (подключением к источнику питания), выходная цепь переноса С4 старшей секции не используется. Таким образом, в начале каждого тактового периода в СМК заносится значение адреса, увеличенное на единицу по сравнению со значением адреса в предыдущем тактовом периоде. Так формируется адрес микрокоманды, если не нарушается естественный порядок следования адресов, т.е. в отсутствие условных и безусловных переходов.
Рисунок 4.2. Структурная схема управления адресом микрокоманды
Регистр адреса — 4-разрядный регистр, информация в который может приниматься по 4-разрядной шине R3....R0- Вход RE является управляющим, на этот вход подается сигнал разрешения записи в РА. При RE — 0 на положительном фронте тактового импульса информация, поступающая по шине R3...R0, принимается в РА.
Стек содержит накопитель из четырех 4-разрядных регистров СТ0, СТ1, СТ2, СТ3 и 2-разрядного указателя стека, хранящего адрес входа в накопитель. Работой стека управляют сигналы FE и PUP. Сигнал FE служит сигналом разрешения изменения содержимого указателя стека, сигнал PUP — сигналом, определяющим направление изменения содержимого указателя стека (при PUP = 0— уменьшение, при PUP = 1 — увеличение содержимого указателя стека).
Кроме входов, предназначенных для приема содержимого четырех рассмотренных выше источников адреса, и входов для подачи сигналов S1 и S0, комбинацией значений которых определяется выбор источника адреса, БВА имеет входы ZA и OR3...OR0. Вход ZA используется для установки на выходе БВА нулевого значения адреса, обеспечиваемого при подаче ZA = 0. Вход маски OR 3.. .OR 0 используется для модификации адреса на выходе БВА: может быть установлена «1» в любом разряде адреса путем подачи «1» в соответствующий разряд шины OR3... OR.
Адрес с выхода БВА передается на выход Y3... Y0 микросхемы через буфер адреса (БА), который построен на элементах с тремя состояниями, управляемых сигналом ОЕ. При ОЕ = О БА устанавливается в открытое состояние, в котором он передает адрес с выхода БВА на выход Y3...Y0. При ОЕ = 1 БА устанавливается в 3-е (выключенное) состояние, в котором он отключает микросхему от внешней шины адреса, предоставляя ее в распоряжение других устройств.