ЗАКЛЮЧЕНИЕ

В результате выполнения задания курсового проектирования было разработано устройство сравнения четырехразрядных двоичных чисел.

При разработке использовались интегральные микросхемы стандартной логики схемотехники КМОП серии 1554. Для реализации устройства задействовано 13 микросхем, из них 10 микросхем представляют собой логические элементы основного базиса, заключенные в один корпус, используемые для реализации основного узла устройства – компаратора четырехразрядных двоичных чисел.

Устройство сравнения четырехразрядных двоичных чисел включает в себя регистр и счетчик, которые служат для ввода сравниваемых двоичных чисел А и В, регистр для сохранения и вывода результата сравнения, а также компаратора четырехразрядных двоичных чисел, в котором непосредственно и происходит сравнение.

Устройство содержит блок индикации, который служит для отображения результата сравнения.

Расчеты быстродействия и потребляемой мощности разработанного устройства показали, что минимальным временем задержки сигнала от входа к выходу является время 107,7 нс. Максимальная частота тактовых импульсов равна 9,285 МГц. Устройство работает при средней потребляемой мощности 303,2 мВт.

30