Среднее Заочное отделение / 4 семестр / Цифровые и микропроцессорные устройства / Методические указания и задания к курсовому проекту (ЦиМПУ)
.pdfпредставлении выражениями:
n 1 |
|
|
A a |
i |
|
i 0 |
||
|
|
значения |
||
i |
m 1 |
||
и B |
|||
2 |
|
||
|
|
j 0 |
|
чисел A и |
B определяются |
||||
a |
|
2 |
j |
, |
(1.1) |
j |
|
||||
|
|
|
|
||
произведение суммы:
Q A B
можно записать в форме двойной
Q |
n 1 m 1 |
|
b |
|
2 |
(i j) |
. |
|
|||||
|
a |
j |
|
|
|
||||||||
|
i 0 |
j 0 |
|
i |
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
|
|
|
|
|||
Группируя |
|
члены |
|
|
|
|
с |
|
одинаковыми |
||||
|
i j |
2 |
k |
, преобразуем (2) к виду: |
|||||||||
коэффициентами 2 |
|
|
|||||||||||
Q |
m n 2 |
|
k |
|
|
|
|
|
|
|
|||
|
|
2 |
|
|
|
(a |
b |
). |
|||||
|
|
|
|
|
|||||||||
|
k 0 |
|
|
|
i j k |
i |
j |
|
|||||
|
|
|
|
|
|
|
|||||||
(1.2)
весовыми
(1.3)
Из полученной формулы (1.3) видно, что для вычисления значения k-го разряда произведения необходимо выполнить совокупность произведений одноразрядных чисел (ai, bj), для которых сумма индексов i + j = k. Затем надо последовательно складывать эти произведения. При добавлении к сумме новых слагаемых возможно появление переноса в следующий k + 1-й разряд. Поэтому при нахождении k-го разряда произведения нужно к сумме членов (ai, bj) добавить все переносы, получаемые при сложении аналогичных членов для предыдущего k – 1 разряда.
Порядок, в котором производится сложение произведений (aibj) и переносов из предыдущего разряда, значения не имеет.
Указанные действия мы выполняем, производя перемножение двоичных чисел на бумаге. Так, вычисляя
11
произведение |
десятичных |
чисел |
|
13 11 143, |
1) |
||||||
|
|
||||||||||
|
|
|
|
|
|||||||
следующую запись: |
|
|
|
|
|
|
|
|
|
||
|
|
|
|
× 1 |
1 |
0 |
1 |
|
|
|
|
|
|
|
|
|
1 |
0 |
1 |
1 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
+ |
1 |
1 |
0 |
1 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
+ |
1 |
|
1 |
0 |
1 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
+ |
0 |
0 |
|
0 |
0 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
1 |
1 |
0 |
|
1 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
1 |
0 |
0 |
0 |
|
1 |
1 |
1 |
1 |
|
|
|
делаем
Штриховой линией обведены произведения (aibj), для которых сумма индексов i + j = 4. В результате сложения этих произведений получаем значение 1. Однако после прибавления переноса из предыдущего третьего разряда q3 четвертый разряд результата q4 принимает значение 0 и формируется перенос в следующий пятый разряд q5.
Арифметическое перемножение одноразрядных чисел (aibj) реализуется конъюнктором, поскольку логическое умножение совпадает с арифметическим.
В качестве элементарной ячейки умножителя используют устройство, показанное на рисунке 1.4, а.
1) В пояснительной записке следует анализировать пример умножения для чисел A и B согласно заданному варианту.
12
a i |
|
|
|
|
|
|
SM |
|
|
|
|
|
|
|
|
|
|
|
|
& |
|
|
A |
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
S |
|
S |
|
|
|
|
|
|
|
|
|||
b j |
|
|
|
|
|
|
c |
|
|
|
|
|
C |
||||
|
|
|
|
|
|
|
|
|
|
|
aibj |
|
|||||
|
|
|
|
|
|
|
|
|
|||||||||
c |
|
|
|
|
|
B |
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||
d |
|
|
|
|
|
CI |
CO |
|
C |
|
|
|
|
S |
|||
|
|
|
|
|
|
|
|
|
|
||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
б) |
|||
|
Рисунок 1.4 – Элементарная ячейка умножителя. Логическая |
||||||||||||||||
|
|
схема (а) и символическое обозначение (б) |
|
|
|
|
|
||||||||||
Операция, реализуемая |
такой ячейкой, |
задается |
|||||||||||||||
выражением ab + c + d, где a, b, c и d – одноразрядные двоичные числа. Результат, получаемый на выходе ячейки, представляется одноразрядной частичной суммой S и переносом C.
Из выражения (1.2) видно, что для нахождения
произведения |
A B |
требуется получить mn одноразрядных |
произведений (aibj), по одному для каждой возможной комбинации индексов i, j. Именно столько элементарных ячеек требуется для построения умножителя. Для наглядности представления структуры умножителя элементарные ячейки на структурной схеме целесообразно изображать в символической форме, как показано на рисунке 1.4, б. Поскольку такое обозначение содержит в явной форме сомножители ai, bj, участвующие в операции, реализуемой ячейкой, то связи, предназначенные для подведения к ячейкам этих сомножителей, можно на структурной схеме умножителя не обозначать.
Один из вариантов структурной схемы умножителя для m = n = 4 показан на рисунке 1.5.
13
D
|
|
|
0 |
d |
|
|
0 |
d |
|
|
0 |
d |
|
|
0 |
d |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
c |
|
0 |
c |
|
1 |
c |
|
2 |
c |
|
3 |
c |
|
|
|
|
|
|
|
|
|
|
|
|
|
||||
|
0 |
a b |
1 |
a b |
2 |
a b |
3 |
a b |
4 |
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||
0 |
0 |
0 |
|
|
1 |
0 |
|
|
2 |
0 |
|
|
3 |
0 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||
|
|
S |
|
|
|
S |
|
|
|
S |
|
|
|
S |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||
|
|
|
|
0 |
|
|
|
0 |
|
|
|
0 |
|
|
|
0 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
c1 |
|
|
|
|
a b |
c2 |
a b |
c3 |
a b |
c4 |
a b |
c5 |
|
|
|
|
|
|
|
|
||||||||||
|
0 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||
|
|
|
|
0 |
1 |
|
|
1 |
1 |
|
|
2 |
1 |
|
|
3 |
1 |
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||||
|
|
|
|
|
|
|
|
S |
|
|
|
S |
|
|
|
S |
|
|
|
S |
|
|
|
|
|
|
|
|
|
|
C |
|
|
|
|
|
|
|
1 |
|
|
|
1 |
|
|
|
1 |
|
|
|
1 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||
c |
2 |
|
|
|
|
|
|
|
|
a b |
c |
3 |
a b |
c |
4 |
a b |
c |
5 |
a b |
c |
6 |
|
|
|
|
|||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||
0 |
|
|
|
|
|
|
|
|
0 |
2 |
|
|
1 |
2 |
|
|
2 |
2 |
|
|
3 |
2 |
|
|
|
|
|
|
||
|
|
|
|
|
|
|
|
|
|
S |
|
|
|
S |
|
|
|
S |
|
|
|
S |
|
|
|
|
|
|
||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||
|
|
|
|
|
|
|
|
|
|
|
|
2 |
|
|
|
2 |
|
|
|
2 |
|
|
|
2 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
c3 |
|
|
|
|
|
|
|
|
|
|
|
|
a b |
c4 |
a b |
c5 |
a b |
c6 |
a b |
c7 |
|
|||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||||
|
0 |
|
|
|
|
|
|
|
|
|
|
|
|
0 |
3 |
|
|
1 |
3 |
|
|
2 |
3 |
|
|
3 |
3 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
S |
|
|
|
S |
|
|
|
S |
|
|
|
S |
|
|
||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
3 |
|
|
|
3 |
|
|
|
3 |
|
|
|
3 |
|
|
|
|
|
q |
0 |
|
|
q |
1 |
|
|
q |
2 |
|
|
q |
3 |
|
|
q |
4 |
|
|
q |
5 |
|
|
q |
6 |
q |
7 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||||
Рисунок 1.5 – Умножитель четырехразрядных двоичных чисел. Схема электрическая структурная
Каждый горизонтальный ряд элементарных ячеек выполняет умножение числа A на один из разрядов множителя B и суммирует полученное произведение с результатом аналогичной операции, реализуемой предыдущим (верхним) рядом. При этом частичная сумма с выходов элементарных ячеек верхнего ряда поступает на входы d элементарных ячеек следующего за ним ряда. Входы c использованы для приема переноса, возникающего при сложении произведений (aibj).
В результате сдвига вправо элементов каждого следующего горизонтального ряда по отношению к предыдущему на одну позицию в каждом столбце элементов сумма индексов сомножителей ai, bj совпадает с номером к столбца и индексом разряда qk произведения, формируемого в этом столбце.
На суммирующие входы d самого верхнего горизонтального ряда элементов и на входы переноса c крайних левых элементов
14
в каждом ряду подают нули. При этом на выходах элементов верхнего ряда формируется (n + 1) – разрядная частичная сумма S0 = Ab0. Младший разряд частичной суммы S0 является младшим разрядом q0 произведения AB, поскольку других произведений, кроме a0b0, сумма индексов которых равна 0, нет. Более старшие разряды частичной суммы S0 складываются во втором ряду элементарных ячеек с произведением Ab1, формируя на выходах следующую частичную сумму S1, младший разряд которой является вторым по старшинству разрядом произведения q1. Аналогично формируются частичные суммы S2, S3, причем значение частичной суммы S3 определяет старшие разряды произведения (q3,…,q7).
Умножитель, построенный по схеме на рисунке 1.5, можно использовать как секцию умножителя с более высокой разрядностью.
Для определения быстродействия умножителя следует вычислить суммарное время выполнения операции умножения, которое определяется длиной критического пути прохождения сигнала со входа на выход. Для простоты длина критического пути оценивается максимальным числом элементарных ячеек, которые сигнал должен пройти от входного нулевого разряда сомножителя до старшего разряда результата. Для схемы, показанной на рисунке 1.5, длина критического пути в общем случае составляет n + 2 (m - 1) и, следовательно, равна 10.
Таким образом, для определения суммарной задержки распространения сигнала в умножителе необходимо определить задержку распространения сигнала в элементарной ячейке и умножить на длину критического пути. Задержка распространения сигнала в элементарной ячейке умножителя определяется суммой среднего времени задержки распространения сигнала в конъюнкторе и одноразрядном сумматоре.
Исходя из вышесказанного, суммарное среднее время задержки распространения сигнала в умножителе можно определить по формуле.
15
Tзд.р.ср.умн = 10 (tзд.р.ср.кон + tзд.р.ср.сум), |
(1.4) |
где tзд.р.ср.кон – среднее время задержки распространения сигнала одного конъюнктора, нс;
tзд.р.ср.сум – среднее время задержки распространения сигнала одноразрядного сумматора, нс.
1.4 Методические указания по разработке разделов проекта к теме № 1
Синтез заданного счетчика выполните по методике, приведенной в приложении А.
Логическую схему двухразрядного двоичного сумматора с параллельным переносом разработайте в основном базисе. Для этого на основании логических функций (2.1) и (2.3) запишите логические функции для выходов суммы S0,S1 и переноса C1,C2. Логическую схему вычертите в формате А4 и выполните указания раздела 6.
Для проверки правильности функционирования логической схемы сумматора подайте на ее входы два младших разряда заданных чисел A и B при С0 = 0 и сделайте выводы. Для этого следует предварительно вычислить ожидаемый результат суммирования. Например, А = 13(10) = 1101(2) и В = 11(10) =
1011(2): |
|
a1 |
a0 |
0 |
1 |
+
|
1 |
1 |
|
b1 |
b0 |
|
|
|
1 |
0 |
0 |
C2 |
s1 |
s0 |
Как отмечалось выше, прямой логический синтез умножителя на практике не используется. Поэтому на основании структурной схемы умножителя (рисунок 1.5) и логической схемы секции умножителя при n = 4, m = 2 (рисунок 1.6) разработайте логическую схему умножителя четырехразрядных двоичных чисел при n = 4, m = 4.
16
a |
& |
|
|
SM |
C4 |
a |
& |
|
|
SM |
C5 |
|
3 |
|
a3 |
C0 |
|
3 |
|
a3 |
C0 |
|
q5 |
||
|
|
|
|
|
|
|
|
|||||
|
|
d3 |
b |
S3 |
S0 |
|
|
d4 b |
S3 |
S1 |
q4 |
|
|
|
|
3 |
|
|
|
|
3 |
|
|||
|
|
|
|
|
|
|
|
|
|
|
||
a2 |
& |
|
a2 |
|
|
a2 |
& |
|
a2 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||
|
|
d2 |
b |
S2 |
S0 |
|
|
d3 b |
S2 |
S1 |
q3 |
|
|
|
|
2 |
|
|
|
|
2 |
|
|||
|
|
|
|
|
|
|
|
|
|
|
||
a1 |
& |
|
a1 |
|
|
a1 |
& |
|
a1 |
|
|
|
|
|
d1 |
|
|
|
|
d2 |
|
|
|
||
|
|
b |
S1 |
S0 |
|
|
b |
S1 |
S1 |
q2 |
||
|
|
|
1 |
|
|
|
|
1 |
|
|||
|
|
|
|
|
|
|
|
|
|
|
||
a0 |
& |
|
a0 |
|
|
a0 |
& |
|
a0 |
|
|
|
|
|
d0 b |
S |
S0 |
|
|
d1 b |
S |
S1 |
|
||
|
|
C0 |
0 |
0 |
|
|
|
C1 |
0 |
0 |
|
|
|
|
CI |
|
q |
|
b1 |
CI |
|
q1 |
|
||
|
b0 |
0 |
|
|
|
0 |
|
|
|
|||
Рисунок 1.6 – Логическая схема секции умножителя при n = 4, m = 2
В логической схеме используйте четырехразрядные двоичные сумматоры. Для передачи переноса от одной элементарной ячейки к другой в каждом ряду структурной схемы умножителя (рисунок 1.5) в сумматорах имеются внутренние связи. На рисунке 1.6 указаны обозначения входных и выходных сигналов в соответствии со структурной схемой умножителя (рисунок 1.5).
Логическую схему умножителя (лист 1) вычертите в формате А3 и выполните указания раздела 6. На логической схеме обозначьте входные и выходные сигналы в соответствии с рисунками 1.5 и 1.6. Все надписи и обозначения сигналов выполните чертежным шрифтом 3,5.
Принципиальную электрическую схему устройства умножения (лист 2) разработайте на выбранных микросхемах на основе заданной структурной схемы (рисунок 1.1) и разработанной логической схемы умножителя (лист 1). Принципиальную схемы вычертите в формате А2 и выполните указания раздела 6 данных методических указаний.
17
2 ТЕМА № 2. УСТРОЙСТВО СУММИРОВАНИЯ ДВОИЧНЫХ ЧИСЕЛ
2.1 Описание принципа работы заданной структурной электрической схемы устройства суммирования двоичных чисел
Структурная электрическая схема устройства суммирования двоичных чисел представлена на рисунке 2.1.
Рисунок 2.1 – Устройство суммирования двоичных чисел. Схема электрическая структурная
Рассмотрим назначение узлов, входящих в структурную схему устройства.
Четырехразрядный двоичный сумматор с параллельным переносом Y3 предназначен для суммирования четырехразрядных двоичных чисел A и B, представленных разрядами a3…a0 и b3…b0. На выходе сумматора формируется четырехразрядная сумма S, представленная разрядами s3…s0, а также перенос C в пятый разряд.
Счетчик Y1 предназначен для параллельного ввода четырехразрядного слагаемого А в двоичной СС. Значение
18
слагаемого А может меняться в пределах от 0 до F в шестнадцатеричной СС.
Регистр Y2 предназначен для параллельного ввода четырехразрядного слагаемого В в двоичной СС. Значение слагаемого В также может меняться от 0 до F.
Регистр Y4 и триггер Y5 предназначены для параллельного вывода результата суммирования, который представляет собой пятиразрядное кодовое слово.
Работа устройства синхронизируется тактовыми импульсами UС.
Процесс функционирования устройства поясняется временной диаграммой, которая представлена на рисунке 2.2.
Рисунок 2.2 – Временная диаграмма, поясняющая процесс функционирования устройства суммирования
В момент времени t1 по отрицательному перепаду тактового импульса UС (рисунок 2.2) начинается ввод слагаемых. К моменту времени t2 ввод заканчивается и начинается суммирование. К моменту времени t3 суммирование заканчивается, и по положительному перепаду сигнала синхронизации UС результат суммирования записывается в регистр Y4 и триггер переноса Y5.
При подаче низкого уровня напряжения на вход (рисунок 2.1) устройство сбрасывается в исходное состояние.
RESET
нулевое
19
Рассмотрим пример суммирования двоичных чисел, заданных в шестнадцатеричной системе счисления1).
Например, А = F(16) |
и B = 2(16). Переведем заданные числа в |
||||
двоичную систему счисления и выполним суммирование: |
|||||
|
|
a3 |
a2 |
a1 |
a0 |
A |
= |
1 |
1 |
1 |
1 |
+ |
|
|
|
|
|
B |
= |
0 |
0 |
1 |
0 |
|
|
b3 |
b2 |
b1 |
b0 |
A+B |
= 1 |
0 |
0 |
0 |
1 |
|
C |
s3 |
s2 |
s1 |
s0 |
Таким образом, |
полный |
результат суммирования |
|||
А+ В = 11(16), так как имеется перенос C в пятый разряд.
2.2Задание на проектирование к теме № 2
Описать принцип построения и разработать в базисе И-НЕ логическую схему четырехразрядного двоичного сумматора с параллельным переносом. Разработать логическую схему суммирующего четырехразрядного счетчика на JK-триггерах с коэффициентом пересчета Kпер, заданным в таблице 2.1. Разработать принципиальную электрическую схему устройства суммирования по заданной структурной схеме (рисунок 2.1) на микросхемах схемотехники КМОП, серии которых указаны в таблице 2.1.
1) В пояснительной записке следует приводить пример суммирования для чисел A и B согласно заданному варианту.
20