2.8. Цифровые устройства комбинированного

ТИПА. ПРЕОБРАЗОВАТЕЛИ КОДОВ

В общем виде это КЦА, осуществляющие преобразование какого – либо кода входного числа в другой ( в общем случае произвольный) код на выходе. В качестве примера рассмотрим синтез преобразователя числа из натурального двоичного кода

8-4-2-1 (см. (2.3)) в двоично-десятичный код 2-4-2-1. Последовательность синтеза аналогична изложенной в п.2.7, поэтому приведем лишь окончательные результаты:

1. Таблица функционирования преобразователя (табл.7). Поскольку из условия следует, что число разрядов входного и выходного кодов совпадают. В тоже время, максимальные числа, которые можно записать в этих кодах - различны, в коде 8-4-2-1 это 15=1111, в коде 2-4-2-1- это 9. Следовательно, для 6 комбинаций входного кода, значения выходных функций будут не определены, т.е. избыточны (см. п.2.6).

В тех случаях, когда разрядность выходного кода не задана (например, код Джонсона), ее надо определить как минимально-необходимую для получения взаимно – однозначного соответствия входной и выходной кодовой комбинаций.

таблица 7

2. Для каждой из выходных переменных составляем диаграмму Вейча:

y_i =y_i (x₄,x₃,x₂,x₁), (i=1,2,3,4), доопределяем избыточные комбинации и считываем минимизированную ДНФ:

Переводя y₂,y₃ в требуемый базис (например «2И-НЕ»). Получаем схему преобразователя (рис.11).

Шифраторы и дешифраторы

Шифратор является одной из широко применяемых на практике разновидностей преобразователя кодов. В этом случае входным кодом является код «1 из m»(см. табл.1), а выходным – натуральный двоичный код 8-4-2-1.

Рассмотрим пример синтеза 4-х разрядного шифратора, т.е. преобразователя кодов «1 из 4» в код «2-1», на двух микросхемах К155ЛР3 (рис.4).

1

Таблица 8

.Для составления таблицы функционирования (табл.8) заметим, что входной 4-х разрядный код «1 из 4» (табл.1) имеет всего 4 возможные комбинации, то для его отображения кодом 8-4-2-1 потребуется к=2 разряда (т.к. 2² = 4), т.е. два младших разряда 2-1.

Как и в предыдущем случае замечаем, что поскольку выходные функции У₁,У₂ являются функциями 4-х аргументов, для которых возможно 16 комбинаций, в диаграмме Вейча возникает 16-4=12 избыточных комбинаций.

2.Составляем диаграмму Вейча для каждой выходной переменной, доопределяем избыточные комбинации (отмеченные крестиком) и, учитывая то, что схему требуется реализовать на микросхеме К155ЛР3, проводим минимизацию «по нулям».

При синтезе КЦА на микросхемах многоступенчатой логики необходимо иметь в виду следующее:

1).При использовании одного их трех (нескольких) входов по «И», два оставшихся желательно соединять с тем, на который подается входной сигнал (при этом увеличивается помехоустойчивость схемы);

2

рис.11

). При отсутствии каких – либо сигналов на входах микросхем, на этих входах имеется потенциал логической единицы, что приводит, в силу (2.14) к тому, что при y0 при произвольных входных сигналах. Следовательно, на незадействованные входы в пределах одного элемента «2И» надо подавать уровень логического нуля (т.е. заземлять).

С учетом этого схема приобретет вид (рис.12).

Обратите внимание, что вход Х3 оказался никуда не подключенным, что очевидно, т.к. ни функция y₁, ни функция y₂ от переменной x₃ не зависят, она не входит в их аналитические выражения.

рис.12

ис.12

Дешифратор выполняет функции обратные функциям шифраторов, т.е. осуществляет преобразование входного числа, представленного в каком-либо коде, в код «1 из m» . В случае входного кода 8-4-2-1 работа дешифратора приобретает простой физический смысл: единица на выходе проявляется только в том разряде ( во всех остальных – нули), десятичный номер которого равен входной кодовой комбинации. Рассмотрим синтез дешифратора, преобразующего двухразрядное число N из кода «2-1» в код «1 из 4».

1. Составляем таблицу функционирования. Соображения по выбору числа разрядов входного кода аналогичны приведенным при синтезе шифратора.

2

таблица 9.

.Анализ табл.9 показывает, что каждая из выходных функций У1-У4 принимает единичное значение только на одном из наборов входных переменных, следовательно, в диаграмме Вейча окажется заполненной только одна ячейка и минимизация будет невозможна. Таким образом составлять диаграмму Вейча нет необходимости, а аналитические выражения следуют из (2.16):

3.Исходя из этих выражений строим схему, например, в базисе «2И-НЕ» (рис.13).

Аналогичным способом строятся дешифраторы и на большее число входов.

П

рис.13

реобразователь для семисегментного индикатора

Семисегментный оптический индикатор представляет собой устройство, состоящее из семи светодиодов в виде отрезков прямой линии, которые принято обозначать буквами a, b, c, d, e, f, g расположенными таким образом, что свечение определенной их комбинации изображает определенную цифру (рис.14)

рис.14

Например: для изображения цифры «0» необходимо, чтобы светились: a, b, c, d, e, f, т.е. на эти сегменты должны быть поданы уровни логической единицы (на сегмент g – уровень логического нуля). По способу изображения цифры N десятичной системы, заполняем таблицу функционирования (табл. 10).

У

таблица 10.

читывая, что с помощью 4-х разрядного входного кода можно отобразить десятичные числа от 0 до 15, в то время как одноразрядный семи сегментный индикатор способен отобразить числа только от 0 до 9, в диаграммах Вейча будет 6 избыточных комбинаций. Доопределяя их для каждой из семи выходных (a – g) функций можно получить минимальную ДНФ. Окончательные результаты из-за их громоздкости здесь не приводятся.

Мультиплексеры и демультиплесеры.

Особенности синтеза

2^m – разрядным мультиплексером называется устройство, имеющее : m адресных входов, 2^m- информационных , один выход и осуществляющее передачу двоичной информации на выход только с того информационного входа, десятичный номер которого совпадает с кодовой комбинацией в двоичном натуральном коде, установленной на адресных входах, независимо от состояния остальных информационных входов. Физически, мультиплексер можно интерпретировать многопозиционным (2^m- входовым) переключателем (рис.15).

Р

рис.15

ассмотрим синтез 4-х разрядного мультиплексера в базисе «2И-НЕ»:

Таблица 11.

1.Из определения следует, что в данном случае устройство имеет 4 информационных входа и 2 адресных и 1 вход. Обозначим информационные входы – ; адресные - ; а выход - У, и составим таблицу функционирования (табл.11).

Здесь (Х) – обозначает безразличное состояние переменной.

а). Каждому набору (из 4-х возможных) на адресных входах может соответствовать два возможных (0 или1) значения на соответствующем информационном входе, которые проходят на выход. Это нашло отражение в делении таблицы на четыре строки.

б). Кодовой комбинации на адресных входах 00 соответствует прохождение на выход сигнала с входа Z₀(который практически имеет нулевой десятичный номер), кодовой комбинации 01 соответствует – вход Z₁ и т.д. Причем, это проявляется независимо от состояния остальных информационных входов, следовательно, существуют безразличные состояния входных (а не выходных, ибо выходные переменные всегда определены) переменных. Другими словами, эти переменные в аналитическом выражении функции y (на каждом конкретном наборе) будут отсутствовать.

2. Составление диаграмм Вейча.

Общее количество формальных входных переменных равно 6 (4+2) и диаграмма Вейча становится очень громоздкой. Однако в данном случае составлять их нецелесообразно, т.к. сразу из табл.11 видно, что в ней отсутствуют смежные минтермы, следовательно, функция уже представляет собой ДНФ. По правилу перехода от табличного задания функции к аналитическому имеет:

(2.21.1)

Переходя по т.Моргану к базису «И-НЕ» получаем схему(рис.16).

рис.16

(2.21.2)

Окончательно перейти к базису «2И-НЕ», т.е. к использованию только двухвходовых элементов (как это требовалось в условии) можно с помощью тождества булевой алгебры.

Например: для трехвходового элемента «3И-НЕ» получим (рис.17)

Д

рис.17

ля четврехвходового элемента «4И-НЕ» преобразование осуществляется аналогично, после чего необходимо внести эти изменения в рис.16 и получим окончательную схему, не приводимую по причине громоздкости.

Совершенно аналогично синтезируются мультиплексеры и на большее число разрядов.

2^m – разрядным демультиплексером называется устройство, имеющее m – адресных входов, один информационный вход, и 2^m – выходов, и осуществляющее передачу двоичной информации с информационного входа только на тот выход, десятичный номер которого совпадает с кодовой комбинацией в двоичном натуральном коде, установленной на адресных входах, при условии наличия логического «нуля» на остальных выходах.

Очевидно, демультиплексер выполняет функции обратные мультиплексеру. Рассмотрим синтез 4-х разрядного демультиплексера в базисе «И-НЕ».

1. И

   

   Таблица II.I

   з определения следует, что в данном случае устройство имеет 1 информационный вход, 2- адресных и 4 – выхода. Обозначим информационный вход – x, адресные входы – , выходы – и составим таблицу функционирования (табл.11.1).

2. Составлять диаграмму Вейча и проводить минимизацию нет необходимости , т.к. выходные функции у₀ ÷ у₃ принимают единичное значение только на одном наборе входных переменных х , а₁,а₂. Следовательно можно сразу составить аналитические выражения:

(2.21.3)

По которым изображаем схему (рис.17.1):

А

рис.17.I

рифметические сумматоры.

Одноразрядный полный сумматор

О

(2.22)

перация сложения двух одноразрядных чисел x₁ и x₂ и формирование результата суммы широко применяется в вычислительной технике, поскольку все остальные арифметические операции (умножение, деление, вычитание) можно выразить через операцию сложения чисел, представленных некоторыми специальными кодами. Результат сложения двух чисел дается выражением (2.6) при выполнении операции суммирования по модулю два (обозначается x₁ x₂ или x₁ mod 2x₂). Исключение составляет случай сложения двух единиц, когда происходит переполнение, и для индикации этого приходится вводить новую переменную Р – сигнал переноса в старший разряд. В десятичной системе счисления аналогичная ситуация возникает когда складывают, например, 1+9=10, в данном случае разрядности единиц уже не хватает, и на единицу увеличивается разряд десятков. Отсюда следует , что при суммировании двух одноразрядных чисел, результат может быть числом двухразрядным, причем младший разряд определяется выражением (2.6), а старший равен Р. Ниже будет показано, что суммирование двух много разрядных чисел сводится к поразрядному суммированию, начиная с младшего разряда, с учетом переноса из предыдущего разряда.

Таким образом, одноразрядный полный сумматор, обеспечивает сложение трех двоичных цифр – слагаемых и сигнала переноса (из предыдущего младшего (i- 1) разряда). А на выходе формируется сумма этих трех цифр и сигнал переноса в старший

(i +1) разряд. Данные синтеза, по методике изложенной в п.2.7, одноразрядного полного сумматора в базисе «И-НЕ» приведены на рис.18.

Можно существенно упростить схему сумматора, если (2.22) переписать в виде:

(2.23)

и воспользоваться двумя элементами «ИСКЛЮЧАЮЩЕЕ ИЛИ» (РИС.4.1.). Для доказательства (2.23) необходимо применить тождество (2.14.1).

Построение сумматоров двух многоразрядных чисел

Пусть - разрядные двоичные числа и требуется найти их сумму . Исходя из правил сложения двоичных чисел мы должны последовательно, начиная с младшего (1 – го) разряда , суммировать три цифры – цифры данного разряда слагаемых и сигнал переноса из предыдущего разряда.

Например: А=13=1101, В= 11=1011 (в коде 8-4-2-1).

Тогда

З

десь для изображения числа 24 понадобится дополнительный разряд, т.е. образно говоря, мы используем код «16-8-4-2-1».

С

рис.19

ледовательно сумматор двух многоразрядных чисел может быть построен путем соединения одноразрядных полных сумматоров по схеме(рис.19).

Условные обозначения входов одноразрядных сумматоров SM приведены в соответствие с рис. 18, т.е. число А подается на входы , число В – на входы . В случае суммирования чисел А и В с несовпадающим числом разрядов, число с меньшим количеством разрядов дополняется нулями в старших разрядах, до разрядности другого числа.

Цифровые компараторы

Цифровым компаратором (схемой сравнения) называется КЦА, осуществляющий сравнение двух или более n – разрядных двоичных чисел, представленных в одноименном коде, с определением знака неравенства.

Рассмотрим синтез схемы компаратора для сравнения двух n – разрядных чисел , представленных в коде «8-4-2-1», считая - старшими разрядами. В этом случае также можно пользоваться методом логического проектирования, изложенном в п.2.7, однако даже для 4-х разрядных чисел, общее число входных переменных равно восьми и таблица функционирования ( не говоря о минимизации) становится весьма громоздкой. Поэтому воспользуемся методом эвристического проектирования, часто применяемым на практике, когда аналитическое выражение функции получают исходя из определения КЦА и логики его функционирования.

Учитывая однозначность кода «8-4-2-1» сравнение можно производить поразрядно, следующим образом. Компаратор должен одновременно реализовать три логические функции:

функция равенства (равнозначности) чисел А и В

(2.24)

функция, отражающая превышение числа А над числом В

( 2.25)

функция, отражающая превышение числа В над числом А

(2.26)

Получим аналитическое выражение для функции равенства (равнозначности) двух чисел А и В. Очевидно, А будет равно В только если равны все их соответствующие разряды (т.е. для ).

Следовательно, из (2.24) следует:

, где (2.27)

-функция равнозначности I – го разряда, полученная инвертированием функции неравнозначности (см. 2.14.1):

(2.28)

Определение знака соотношения чисел А и В , в случае А  В, осуществляется путем последовательного сравнения их одноименных разрядов. В начале сравниваются коды в первом (старшем) разряде, если  , а это возможно только при =1, =0, можно сразу сделать вывод, что, АВ независимо от соотношения остальных разрядов.

Аналитически это можно записать в виде некоторой функции , которая равна 1 только при =1, =0, и равна нулю во всех остальных случаях.

Следовательно, функцию можно искать в виде:

(2.29)

где – функция, определяющая соотношение между I-ми разрядами, при условии равенства всех предыдущих.

Если же старшие разряды чисел А и В совпадают, то следует проанализировать соотношение кодов во втором разряде. Если совпадают цифры и во втором разряде, необходимо проанализировать третий разряд и т.д. Следовательно, из (2.25) и (2.29) можно записать:

(2.30)

Учитывая, что ₂ =₂ (а₁ , в₁, а ₂, в ₂₎ зададим ее таблично и минимизируем по Вейчу (рис. 20).

рис.20

где - функция неравнозначности 1-го разряда. Аналогично можно показать:

;

; (2.31)

……………………

;

где - функция неравнозначности i-го разряда. Таким образом, окончательно получим из (2.29) – (2.31):

; (2.32)

Проводя подобные рассуждения для , можно найти ее аналитическое выражение. Условие требуемого (А  В) неравенства для первого разряда, имеет вид .

Тогда:

(2.33)

Можно показать, что выражения 92.27, 2.32, 2.33) не содержат смежных минтермов, следовательно, полученные выражения являются минимальным ДНФ.

Пример: синтезировать схему двухразрядного компаратора в базисе «И – НЕ». Из (2.27, 2.32, 2.33) для n=2 получим:

П

рис.21

ереводя по т. Моргана в базис «И – НЕ», получим схему (рис.21).

На практике часто применяются так называемые двухпороговые компараторы, определяющие попадает ли данное число В в требуемый интервал, т.е. решающее неравенство А В С.

Имея два однопороговых компаратора, эту задачу легко решить, представив функцию в виде:

(2.34)

Обозначение и физический смысл функции аналогичны приведенным на рис.21.