Лабораторна робота № 3

Тема роботи: цифровий компаратор

Ціль роботи: ознайомлення з основними характеристиками і випробування інтегрального цифрового компаратора.

Теоретичні відомості

Цифровий компаратор призначений для порівняння двох багаторозрядних двійкових чисел. У найпростішому випадку потрібно лише встановити факт рівності бінарних чисел А і В однакової розрядності. При n-розрядних числах компаратор складається з n суматорів за модулем 2, виходи яких підключені до елемента АБО. Тільки при збігу значень усіх розрядів чисел А і В на виходах всіх суматорів буде 0. Якщо ж числа відрізняються хоча б в одному розряді, то на виході відповідного суматора і, отже, на загальному виході буде 1.

Операція порозрядного порівняння полягає у виробленні ознаки рівності (рівнозначності) або нерівності (нерівнозначності) двох порівнюваних двійкових чисел. Два числа рівні при рівності цифр в однойменних розрядах:

а_i = b_i, де а_i– цифра в i-му розряді одного числа, b_i – цифра в i-му розряді другого числа. Рівність а_i = b_i має місце при а_i = 1, b_i = 1 або при а_i = 0, b_i = 0.

Тому логічна функція, що виражає цю рівність, дорівнює одиниці, якщо одиниці дорівнює добуток цих цифр або добуток їхніх інверсних значень, тобто

а логічна функція, що описує компаратор для n-розрядних чисел, має вигляд

Для побудови компаратора тільки на елементах І-НЕ запишемо її в іншій формі, скориставшись формулою де Моргана,

Схема, що реалізує цей вираз, наведена на рис. 11.1, а.

Якщо необхідно, щоб при рівності кодів на виході компаратора була логічна 1, то до виходу схеми (рис. 11.1) слід приєднати інвертор.

Хід роботи і вказівки до її виконання

Завдання 1. Запустити середовище МS10. Відкрити файл 11.2.ms10 або зібрати на робочому полі середовища MS10 схему для випробування цифрового компаратора (рис. 11.2) і встановити в діалогових вікнах компонентів їх параметри або режими роботи. Скопіювати схему (рис. 11.2) на сторінку звіту.

Цифровий 4-розрядний компаратор Comp4 (рис. 11.2) виконує порівняння чотирьох старших розрядів 8-розрядних бінарних чисел А і В з урахуванням результатів порівняння молодших розрядів, що подаються на входи AGTB

(A>B), AEQT(A = B) і ALTB (А <B) з відповідних висновків першої мікросхеми компаратора.

На входи А3, А2, А1, А0 і В3, В2, В1, В0 мікросхеми Comp4 надходять з генератора слова XWG1 сигнали чотирьох старших розрядів чисел А і В.

Сигнали порівняння 8-розрядних чисел з визначенням їх рівності А = = В або нерівності А>B, A<B подаються на виходи OAGTB(A>B), OAEQT (A = B) і OALTB (А <B). До цих виходів підключені входи логічного аналізатора XLA1 і логічні пробники X1, X2 і X3.

При порівнянні багаторозрядних двійкових чисел використовується наступний алгоритм. Спочатку порівнюються значення старших розрядів. Якщо вони різні, то ці розряди і визначають результат порівняння. Якщо вони рівні, то необхідно порівняти наступні за ними молодші розряди і т. д.

Компаратор 74HC85AN_4V реалізує зазначений алгоритм: відповідні логічні функції наведені у таблиці істинності (табл. 11.1), виведеної на екран дисплея після виділення зображення компаратора на схемі (рис. 11.2) і натискання клавіші допомоги F1 клавіатури.

Т а б л и ц я 11.1

COMPARING INPUTS (Порівняльні 4-розрадні двійкові числа)				CASCADING INPUTS (Результат порівняння молодших розрядів)				OUTPUTS (Виходи)
A3,B3	A2,B2	A1,B1	A0,B0		A>B	A=B	A<B		A>B	A=B	A<B
A3>B3	X	X	X		X	X	X		1	0	0
A3<B3	X	X	X		X	X	X		0	0	1
A3=B3	A2>B2	X	X		X	X	X		1	0	0
A3=B3	A2<B2	X	X		X	X	X		0	0	1
A3=B3	A2=B2	A1>B1	X		X	X	X		1	0	0
A3=B3	A2=B2	A1<B1	X		X	X	X		0	0	1
A3=B3	A2=B2	A1=B1	A0>B0		X	X	X		1	0	0
A3=B3	A2=B2	A1=B1	A0<B0		X	X	X		0	0	1
A3=B3	A2=B2	A1=B1	A0=B0		1	0	0		1	0	0
A3=B3	A2=B2	A1=B1	A0=B0		0	0	1		0	0	1
A3=B3	A2=B2	A1=B1	A0=B0		0	1	0		0	1	0
A3=B3	A2=B2	A1=B1	A0=B0		X	1	X		0	1	0
A3=B3	A2=B2	A1=B1	A0=B0		1	0	1		0	0	0
A3=B3	A2=B2	A1=B1	A0=B0		0	0	0		1	0	1
A3=B3	A2=B2	A1=B1	A0=B0		0	1	1		0	1	1
A3=B3	A2=B2	A1=B1	A0=B0		1	1	0		1	1	0
A3=B3	A2=B2	A1=B1	A0=B0		1	1	1		1	1	1
A3=B3	A2=B2	A1=B1	A0=B0		1	0	1		1	0	1
A3=B3	A2=B2	A1=B1	A0=B0		0	0	0		0	0	0
Примітка. Х – будь-який стан.

Завдання 2. Отримати тимчасові діаграми вхідних і вихідних сигналів на екрані аналізатора XLA1 при покрокової подачі на входи компаратора сигналів з виходів генератора слова XWG1 (fг = 500 кГц).

Для цього:

• клацнути мишею на зображенні генератора XWG1 (див. рис. 11.2) і записати в його перші комірки пам'яті 10 довільних (або заданих викладачем) 11-розрядних кодових послідовностей, причому в перші чотири розряди записати (справа наліво) значення (1 або 0) числа А, тобто А3 А2 А1 А0, в наступні три розряди – трьох розрядні двійкові числа (A> B, A = B і А <B з одним високим рівнем, рівним 1, інші 0) з виходів попередньої мікросхеми порівняння і, нарешті , в останні чотири розряду - значення В3 В2 В1 В0 числа В;

• клацнути мишею на зображенні логічного аналізатора XLA1 і встановити в його вікні частоту Fа = 10 МГц таймера, рівень високого напрузі Um = 4 В і число імпульсів таймера, що припадають на одну поділку, Clocks / div = 20;

• запустити програму моделювання компаратора;

• послідовно клацаючи мишею на кнопці Step генератора XWG1, отримати тимчасові діаграми вхідних і вихідних сигналів на екрані аналізатора XLA1.

В якості прикладу на рис. 11.3 показано зміст запрограмованих осередків пам'яті генератора бінарного слова XWG1, а на рис. 11.4 - тимчасові діаграми вхідних і вихідних (Y>, Y = і Y <) сигналів, що характеризують роботу компаратора.

Тільки при рівності всіх розрядів двійкових чисел, в тому числі чотирьох молодших розрядів (при коді 010 з попередньої мікросхеми) і чотирьох старших розрядів: А = В = 1010 (див. крок 1 на ріс.11.4); А = В = 0101 (крок 5) і А = В = 1111 (крок 8) на виході Y = компаратора формуються логічні одиниці. На другому кроці при A = B = 1010 вихідний сигнал Y> = 1, так як на компаратор подано код 001 з попередньої мікросхеми, а на третьому кроці вихідний сигнал Y <= 1, так як поданий код 100. При рівності чотирьох молодших розрядів (код 010) на четвертому кроці Y> = 1, так як число A = 1110 більше числа B = 1100, а на п'ятому - сигнал Y <= 1, так як число A = 0101 менше числа B = 0111 , і т. д.

Завдання 3.

С копіювати на сторінку звіту діалогове вікно генератора XWG1 і вікно аналізатора XLA1 з тимчасовими діаграмами вхідних і вихідних сигналів.

Керуючись таблицею істинності (див. табл. 11.1), дати пояснення результатами порівняння двох бінарних чисел для всіх записаних в осередки пам'яті генератора XWG1 комбінацій бінарних послідовностей.

Зміст звіту

1. Найменування і мета роботи.

2. Зображення електричної схеми для випробування цифрового компаратора.

3. Копії діалогового вікна генератора слова XWG1 із записаними комбінації двійкових послідовностей в його комірки пам'яті і вікно логічного аналізатора XLA1 з тимчасовими діаграмами вхідних і вихідних сигналів досліджуваного компаратора.

4. Висновки по роботі.