3. Сумуючий синхронний лічильник
В синхронному лічильнику перемикаючіся розряди переходять в новий стан одночасно (синхронно). Для того щоб на входи всіх розрядів в кожний лічильний імпульс поступав одночасно, а перемикання розрядів відбувалося в потрібні послідовності, в схему додають логічні кола, які забезпечують перемикання одних розрядів, а інші утримують від перемикання.
В схемі (рис. 14.2) чотирирозрядного синхронного лічильника на JK- тригерах на тактові входи С всіх тригерів лічильні імпульси поступають одночасно з входу Т.Інформаційні входи J і К кожного тригера об’єднані. Тригер Т1 перемикається кожним лічильним імпульсом, так як на його входи Jі К постійно подається 1. Інші тригери перемикаються лічильними імпульсами при наступних умовах:
Т2 – при Q1 = 1; Т3 – при Q1 = 1: T4 – при Q1 – 1; Q2 = 1 і Q3 = 1.
Щоб забезпечити вказані умови перемикання тригерів, в схему (рис. 14.2) додані конʼюнктори І1, І2 і І3. На інформаційний вхід кожного з тригерів Т2, Т3і Т4 подається кон’юнкція сигналів з основних виходів попередніх тригерів. Дозволяюча перемикання одиниця поступить на вхід відповідного тригера, якщо всі попередні тригери знаходяться в стані 1, і по лічильному сигналу він перемикається.
4. Реверсивний синхронний лічильник
Реверсивний лічильник, фрагмент якого зображений на рис. 14.3, працює як на додавання, так і на віднімання. Для переходу від додавання до віднімання і назад змінюють підключеннявходу наступного тригера до виходів попереднього.
На об’єднані входи Jі К кожного тригера подається через дизʼюнктори кон’юнкція сигналів з виходів попередніх тригерів: основні виходи попередніх тригерів підʼєднуються через конʼюнктори верхнього ряду (при додаванні), а інверсні виводи – через конʼюнктори нижнього ряду (при відніманні). При додаванні подають 1 на шину додавання, якій вводяться в дію конʼюнктори верхнього ряду; при цьому на шині віднімання присутній 0, внаслідок чого конʼюнктори нижнього ряду вимкнені. Віднімання здійснюється при подачі 1 на шину віднімання і 0 на шину додавання. Рахункові імпульси поступають на вхід Т.
Як зазначалося в п. 2, кожний тригер перемикається по тактовому входу С при J = K = 1, що має місце, коли на виходах всіх попередніх тригерів (на основних – при додаванні, на інверсних – при відніманні) будуть одиниці.
5. Десятковий лічильник
Найбільше застосування серед недвійкових лічильників, у яких коефіцієнт переліку Кліч< 2n, мають десяткові лічильники, у яких Кліч = 10. При проектуванні недвійкового лічильника спочатку визначають кількість його розрядів nтак, щоб 2n було більшим найближчим до Кліч числом. Потім тим чи іншим способом (наприклад, примусовим встановленням деяких розрядів лічильника в 1) виключають надлишковий стан лічильника, число яких рівно 2n–Kліч.
В зв’язку з цим десятковий лічильник повинен складатися із послідовно з’єднаних декад, інформація про кожний із дев’яти імпульсів накопичується в декаді, а десятим імпульсом вона обнуляється, і одиниця переноситься в наступну декаду.
На рис. 14.4 зображена функціональна схема десяткового лічильника з паралельним переносом на JK- тригерах з вбудованими логічними елементами, реалізуюча перемикальні функції:
Розглянемо роботу схеми. Нехай по тактовому входу Т на тригер Т1 поступило сім імпульсів і показання лічильника 0111. При цьому на входах К тригерів Т1, Т2 і Т3 будуть логічні одиниці. Восьмий імпульс викликає перемикання всіх тригерів лічильника, тобто в ньому буде записаний код 1000. Дев’ятий імпульс викличе перемикання тільки першого тригера, так як інші тригери заблоковані по входу J рівнями логічного нуля з тригерів Т1, Т2і Т3 відповідно. Показання лічильника буде 1001. Десятий вхідний імпульс викликає перемикання тригерів Т1 і Т4, так як тригери Т2 і Т3 заблоковані по входу J рівнями 0 з виходів відповідних тригерів. Лічильник зафіксує двійковий код 0000, тобто встановиться в вихідне положення.