Лабораторна робота № 5

Тема роботи: Регістри

Мета роботи: Ознайомлення з пристроєм і функціонуванням регістрів і регістрової пам'яті; випробування інтегрального універсального регістра зсуву.

Теоретичні відомості

Регістр - це послідовне пристрій, призначений для запису, зберігання та (або) зсуву інформації, яка надходить і зберігається в регістрі у вигляді n-розрядних двійкових чисел. У загальному випадку регістр може видавати інформацію в послідовній або паралельній формі, перетворювати прямий код числа у зворотний (коли одиниці замінюються нулями, а нулі - одиницями), і навпаки, а також виконувати логічне додавання і логічне множення двійкових чисел.

В залежності від способу введення і виведення розрядів числа розрізняють регістри паралельні, послідовні і паралельно-послідовні.

Регістр, в якому можна здійснити зсув числа, називають зрушуючим (зсувними), причому зсув може бути або в одну сторону (у бік молодшого розряду - пряме (праве) зрушення, або в бік старшого розряду - зворотнє (ліве) зрушення, або в обидві сторони (реверсивний зсувний регістр). В цьому сенсі послідовний і паралельно-послідовний регістри відносять до зсувних.

Якщо виходи останнього тригера регістру, що зрушує, з'єднати з входами першого, то вийде кільцевої регістр зсуву, званий кільцевим лічильником. Його коефіцієнт перерахунку дорівнює числу розрядів n: одиниця, записана в один з розрядів, періодично з'являється на виході лічильника після того, як пройдуть n зрушуючих синхроімпульсів.

Паралельний регістр на rs-тригерах

Будь-який регістр складається з пов'язаних між собою тригерів з динамічним або статичним управлінням і логічних елементів, причому кількість тригерів дорівнює кількості розрядів в записуваному числі. Синтез регістра зводиться до вибору типу тригерів і логічних елементів І, НЕ, АБО для реалізації заданих операцій.

Р озглянемо роботу паралельного регістра на RS-тригерах (рис. 13.2). Введення (запис) числа здійснюється в два такти. Щоб уникнути помилкового запису числа х₁х₂ ... х_n в першому такті всі тригери регістра обнуляються. Для цього на шину "0" подається логічний 0. У другому такті по сигналу 1 на шині "П" ("Прийом") через кон'юнктори одночасно записується у відповідні

розряди регістра двійкове число х₁х₂ ... х_n. Вивід (зчитування) числа у₁у₂ ... у_n в прямому коді відбувається за сигналом 1 на шині "В_пр", а в зворотному за сигналом 1 на шині "В_зв".

Об'єднавши в одній мікросхемі кілька регістрів і додавши на вході дешифратор DCW, а на виході мультиплексор MS, отримують реєстрову (надоперативну) пам'ять (рис. 13.3). Входи Di чотирьох або восьми регістрів, як правило, 4-розрядних, підключають до загальної вхідний шині даних DIN. Вхід завантаження необхідного регістра вибирається дешифратором запису DCW на підставі поданого на його вхід адреси запису WA, тобто коду номера завантажуючого регістру. Запис даних, присутніх на шині DIN, відбувається в момент надходження сигналу дозволу запису WE.

Виходи регістрів мультиплексором MS підключаються до вихідний шині DOUT. Номер регістра, з якого відбувається читання, визначається за допомогою коду адреси читання RA. Дозвіл видачі даних в шину DOUT відбувається по сигналу RE. Оскільки дешифрация адреси запису та адреси читання проводиться двома незалежними вузлами, що мають автономні адресні входи WA і RA, в реєстрову пам'ять можна одночасно записувати бінарне число в один з регістрів і зчитувати число з іншого.