Регистр счетчик команд.
Счетчик команд служит для определения адреса ячейки оперативной памяти, в которой находится текущая команда программы.
Текущая команда – это команда программы, которую должен выполнить процессор в ближайшем цикле своей работы.
Блок формирования адресов.
Для того, чтобы получить доступ к ячейке оперативной памяти компьютера, необходимо, чтобы оперативная память получила от процессора адрес этой ячейки. Адреса для оперативной памяти передаются в компьютере по системной шине.
Системная шина – это система электрических проводников, по которым передаются данные и адреса между устройствами компьютера в форме двоичных кодов.
Адреса ячеек памяти, передаваемые по системной шине, нумеруют все ячейки, начиная с 0 и называются физическими адресами.
Физические адреса – это уникальные адреса для каждой ячейки оперативной памяти, формируемые процессором и передаваемые по системной шине.
Кэш-память.
Кэш – это внутренняя оперативная память процессора, предназначенная для хранения фрагментов компьютерных программ и часто используемых процессором данных.
|
I 1945-60е |
II 1955-70е |
III 1965 –80е |
IV 1975 –90е |
V |
Элементная база |
Электронные лампы |
Транзисторы |
Интегральные схемы и большие интегральные схемы |
Сверхбольшие интегральные схемы; микропроцессоры |
Оптоэлектроника; криоэлектроника |
Максимальное быстродействие процессора (опер/сек) |
10-20 тыс. |
100тыс.-1млн. |
10млн. |
109 + многроцессорность |
1012 + многопроцессорность |
Максимальная емкость ОЗУ |
100 |
1000 |
10000 |
107 |
108 |
Периферийные устройства и носитель информации |
Перфокарты и перфоленты; цифровая печать |
Магнитные барабаны и ленты; алфавитно-цифровая печать |
Консоли; магнитные диски и ленты; дисплеи; графопостроители |
Цветной графический дисплей; клавиатура; манипуляторы; принтеры; модемы |
+ Устройства ввода с голосового устройства; чтение рукописного текста и пр. |
Программное обеспечение |
Библиотеки стандартных программ; автокоды |
+ Языки программирования высокого уровня и трансляторы |
+ Операционные системы; СУБД; пакеты прикладных программ |
+ Прикладное ПО общего назначения; сетевое ПО; мультимедиа |
Интеллектуальные программные системы |
Примеры ЭВМ |
МЭСМ; БЭСМ-1; БЭСМ-2; |
М-220; БЭСМ-3; Урал-14; |
IBM 360/370; ЭС ЭВМ; СМ ЭВМ |
Персональные компьютеры:IBM РС; Macintosh, Apple и т.п. |
AcceNT . AtlaNT. GigaNT |
Криоэлектроника, криогенная электроника, направление, охватывающее исследование взаимодействия электромагнитного поля с электронами в твёрдых телах при криогенных температурах (ниже 90К, градус Цельсия равен Кельвину, абсолютный ноль принимается за −273,15 °C.) и создание электронных приборов на их основе. В криоэлектронных приборах используются различные явления: сверхпроводимость металлов и сплавов, зависимость диэлектрической проницаемости некоторых диэлектриков от электрического поля, появление у металлов при Т < 80К полупроводниковых свойств при аномально высокой подвижности электронов проводимости и др.
Биполярный транзистор - трехэлектродный полупроводниковый прибор с двумя, расположенными на близком расстоянии параллельными pn - переходами. Конструкции биполярного транзистора схематически показаны на рис. 3.1, там же приведены соответствующие обозначения. Как видно из рис. 3.1 транзистор состоит из трех основных областей: эмиттерной, базовой и коллекторной
Рассмотрим пример работы инвертора. Если сигнал X имеет высокий потенциал, то ключ, реализованный на транзисторе, замкнут, и потенциал точки Y низкий. В противном случае связь между точкой Y и "землей" разорвана, и сигнал Y имеет высокий уровень, что и обеспечивает реализацию логической функции "отрицание".
Для элемента "И-НЕ" сигнал в точке Y будет иметь низкий уровень ( НУ ) лишь тогда, когда оба сигнала X1 и X2 имеют высокий уровень ( ВУ ).
Таблица 13.1. |
||
X 1 |
X 2 |
Y |
НУ |
НУ |
ВУ |
НУ |
ВУ |
ВУ |
ВУ |
НУ |
ВУ |
ВУ |
ВУ |
НУ |
Если принять, как это делается в наиболее распространенных сериях логических элементов, высокий уровень сигнала за логическую "1", а низкий уровень - за логический "0", то получим таблицу истинности данного элемента.
Таблица 13.2. |
||
X 1 |
X 2 |
Y |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
0 |
Эта таблица соответствует логической функции "И-НЕ".
В то же время, принимая высокий уровень сигнала за логический "0", а низкий уровень – за логическую "1", получим следующую таблицу истинности.
Таблица 13.3. |
||
X 1 |
X 2 |
Y |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
Эта таблица соответствует уже функции "ИЛИ-НЕ".
Симметричные многопроцессорные системы (SMP). наиболее часто используемая форма сильно связанных многопроцессорных систем, т.е. систем, разделяющих единую оперативную память и, наиболее часто, — дисковую подсистему;
Слабосвязанные многопроцессорные системы. совокупность самостоятельных компьютеров, объединенных в единую систему быстродействующей сетью, и, возможно, имеющих общую дисковую подсистему, как, например, кластерные инсталляции;
Системы с массовым параллелизмом (MPP). системы с сотнями и даже тысячами процессоров. Детали их реализации могут значительно различаться.
Core2Duo
Nehalem - новейшая архитектура компании Intel, наиболее актуальная на сегодняшний день. Эта архитектура лежит в основе новейших процессоров серий Core i-7 и Core i-5 ,и именно она будет актуальна ближайшие несколько лет.
Основные отличия микроархитектуры Nehalem от предыдущих серий заключаются в следующем:
- Используется интегрированный в ядро контроллер памяти, который поддерживает двух- и трёхканальную память DDR3 SDRAM .
- Использование новой межмодульной последовательной шины Intel QuickPath Interconnect (QPI) с архитектурой "точка-точка" (point-to-point).
- В некоторых модификациях процессоров будет представлено интегрированное графическое ядро (IGP).
- Используется технология многопоточной обработки данных – Intel HyperThreading. С ее помощью каждое ядро процессора способно обрабатывать одновременно два потока данных.
- Все новые процессоры, включая версии с четырьмя, шестью и даже восемью ядрами, будут изготавливаться на едином кристалле.
- Используется трехуровневая процессорная кэш-память.
- Поддержка технологии Turbo Boost (автоматического разгона процессорных ядер).
Список использованных источников
http://sdb.su/architecture/513-lekcii-po-discipline-arxitektura-i-organizaciya-evm.html
http://www.intuit.ru/department/hardware/archsys/13/
http://xreferat.ru/79/84-8-lekcii-po-tverdotel-noiy-elektronike.html
http://www.go-radio.ru/kak-proverit-transistor.html
http://www.inf1.info/machineneumann
Вычислительные машины, системы и сети : учебник для студ. высш. учеб. заведений / В.Ф.Мелехин, Е.Г.Павловский. — 2-е изд., стер. — М. : Издательский центр «Академия», 2007. - 560 с.
http://slovari.yandex.ru/
