Статическое озу
На рисунке 1 показана структура статического запоминающего устройства.
Рис. 1 - Структура статического ОЗУ
ЭП - это элемент памяти. Еще его называют запоминающим элементом (ЗЭ). Все эти элементы памяти заключены в матрице накопителя. Число элементов равно 2n, где n - целое число. Каждый конкректный ЭП хранит один бит информации и имеет свой адрес, задаваемый n-разрядным двоичным кодом. Для удобства адрес разбивают на две части (обычно одинаковые) - адрес строки и адрес столбца. В итоге получается прямоугольная матрица, содержащая 2k строк и 2m столбцов. Всего элементов памяти будет 2k+m. Поскольку число строк и число столбцов значительно больше, чем разрядность двоичного числа, между адресными входами и матрицей элементов памяти ставят дешифраторы, на рисунке обозначенные как дешифратор строк и дешифратор столбцов. Иногда в структуре микросхем ОЗУ между дешифратором столбцов и матрицей накопителя изображают ключи выбора столбцов.
Рассмотрим один из вариантов исполнения элемента памяти статического ОЗУ. Вот схемка:
Рис. 2 - Элемент памяти статического ОЗУ
Собственно элементом памяти является D-триггер, находящийся на пересечении i-й строки и j-го столбца. Для уменьшения количества выводов микросхем ОЗУ совмещают входы и выходы в них. Поэтому на схеме введен еще и электронный ключ SW. При уровнях лог. 1 на линиях i и j и при подаче сигнала разрешения записи WR=1 (от буржуйского write - записывать), в триггер записывается информация, которая поступает на вход D. При этом шина Вх./Вых. оказазывается подключенной к D входу триггера через электронный ключ SW и выполняет функции входа, при снятии сигнала WR ключ подключает к шине Вх./Вых. выход триггера, и эта шина выполняет функции выхода.
Если оператива одноразрядная, то шина Вх./Вых. будет общей для всех элементов памяти. Но чаще оперативы многоразрядные и в этом случае на каждой паре линий строка-столбец располагается по n триггеров и n ключей, где n-число разрядов, а элемент "И" при этом остается один. Естественно, что каждый из ключей подключается к своей шине Вх./Вых.
Помимо режимов записи и считывания, которые определяются потенциалом на входе WR, существует режим хранения данных, в котором запись и считывание запрещены. Режим хранения имеет двоякий смысл. Во-первых, если в устройстве много миросхем ОЗУ, что характерно, то запись или считывание ведется по одной микросхеме, остальные в этом случае должны быть отключены. Во-вторых, в режиме хранения данных энергопотребление намного меньше, чем в режиме записи и считывания (рабочий режим). Для перевода оперативы в режим хранения используется сигнал CS, по буржуйски crystal selection - выбор кристалла. Обычно для перевода в режим хранения на вход CS подается уровень лог. 1, для перевода в рабочий режим - лог. 0.
Динамическое озу
Как говорилось ранее, в динамическом ОЗУ функции элемента памяти выполняет кондер. Информация представляется электрическим зарядом, к примеру, если есть заряд на кондере, значит в элемент памяти записана лог. 1, нет заряда - лог. 0. Ну а поскольку время сохранения на кондере заряда ограничено (вследствие утечки), необходимо периодически восстанавливать записанную информацию. Этот процесс красиво зовется регенерацией. Помимо этого, для динамического ОЗУ требуется синхронизация, обеспечивающая последовательность включений функциональных узлов.
Для реализации элемента памяти динамического ОЗУ широко применяется схема, показанная на рисунке 3.
Рис. 3 - Элемент памяти динамического ОЗУ
Выбор элемента памяти производится сигналом лог. 1 на шине строки. Транзистор VT2 открывается и соединяет кондер С1 с шиной столбца. РШ - разрядная шина. Предварительно через транзистор VT1, который открывается сигналом "Такт (С)", заряжается емкость Сш до напряжения U0. Емкость Сш должна значительно превышать емкость С1.
Элемент памяти динамического ОЗУ проще, чем статического, поэтому объем памяти в динамических ОЗУ выше, чем в статических. Соответственно, при большой разрядности адреса его делят на две части. Первая называется RAS, что по буржуйски означает row access signal - сигнал выборки строки, вторая - CAS, на буржуйском означающая column access signal - сигнал выборки столбца. Сигналы RAS и CAS сдвинуты друг относительно друга во времени, сигнал разрешения записи WR должен появляться при введении обеих частей адреса. Одновременно с WR вводится информационный сигнал. В режиме считывания информационный сигнал появляется на выходе с некоторой задержкой, относительно сигнала CAS.
На последок табличка с обозначением сигналов микросхем памяти:
Сигнал |
Обозначение |
Адрес |
А |
Тактовый сигнал |
С |
Строб адреса столбца |
CAS |
Строб адреса строки |
RAS |
Выбор микросхемы |
CS |
Разрешение |
CE |
Запись |
WR |
Считывание |
RD |
Запись-считывание |
W/R |
Разрешение записи |
WE |
Разрешение по выходу |
OE |
Данные (информация) |
D |
Входные данные |
DI |
Выходные данные |
DO |
Адрес, данные; вход, выход |
ADIO |
Данные вход, выход |
DIO |
Регенерация |
REF |
Программирование |
PR |
Стирание |
ER |
Напряжение питания |
Ucc |
Напряжение программирования |
UPR |
Общий вывод |
OV |
Сумматор - устройство, выполняющее операции арифметического сложения над двоичными числами. Где-то здесь рассматривались математические операции над двоичными числами, где говорилось о том, что сумма двух нулей есть нуль, сумма нуля и единицы есть единица, сумма двух единиц есть нуль. Одноразрядный цифровой сумматор имеет три входа: два входа слагаемых и вход переноса (от предыдущего сумматора). При этом правила сложения чуток усложняются. Одноразрядный сумматор обозначается так:
Рис. 1 - Одноразрядный цифровой сумматор
Сумматор имеет входы А и В - слагаемые, С - вход переноса, S - выход суммы, Р - выход переноса. Табличка истинности:
Входы |
Выходы |
|||
Слагаемые |
Вход переноса |
Сумма |
Выход переноса |
|
А |
B |
C |
S |
P |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
На выходе S представляется сумма сложения трех переменных - А, В, С. При переполнении сумматора, т. е. когда в результате сложения формируется единица в старшем разряде выходного числа, на выходе перноса Р формируется уровень лог. 1, который подается на вход переноса С следующего сумматора. В принципе, старшим разрядом суммы является выход переноса Р. В целом работу сумматора полностью иллюстрирует таблица. Из таких одноразрядных сумматоров составляются многоразрядные сумматоры (обычно 4-х разрядные), которые бывают последовательного и параллельного действия. Сумматоры последовательного действия обладают более низким быстродействием.