3.3. Дешифраторы

Дешифратором называют преобразователь двоичного n-разрядного кода в унитарный 2n-разрядный код, все разряды которого, за исключением одного, рав­ны нулю. Дешифраторы бывают полные и неполные. Для полного дешифратора выполняется условие:

N=2ⁿ, (3.2)

где n — число входов, а N — число выходов.

В неполных дешифраторах имеется и входов, но реализуется N<2n выходов. Так, например, дешифратор, имеющий 4 входа и 10 выходов будет неполным, а дешифратор, имеющий 2 входа и 4 выхода, будет полным.

Рассмотрим принцип построении дешифратора на примере преобразования трехразрядного двоичного кода в унитарный код. Если считать, что входы и выходы упорядочены по возрастающим номерам, т. е. считать, что коду 000 соот­ветствует выход Y0, коду 001 — выход Y1 и т. д., то для полного дешифратора можно записать восемь упорядоченных уравнений:

Y₀=X₄X₂X₁

Y₁=X₄X₂X₁

Y₂=X₄X₂X₁

Y₃=X₄X₂X₁

Y₄=X₄X₂X₁

Y₅=X₄X₂X₁

Y₆=X₄X₂X₁

Y₀=X₄X₂X₁

3.3

Реализовать восемь уравнений (3.3) можно с помощью восьми трехвходовых элементов И. Полученная схема дешифратора приведена на рис. 3.5 а, а его ус­ловное схематичное изображение приведено на рис. 3.5 б.

Для расширения числа входов и выходов используют каскадное включение дешифраторов. На рис. 3.6 показана группа из пяти дешифраторов, соединенных последовательно в два каскада. Все дешифраторы одинаковые. Кроме кодовых входов каждый дешифратор имеет вход стробирующего сигнала (вход C). Сигнал на выходе дешифратора появляется только при С=1. Если С=0, то на всех выхо­дах дешифратора будут нули, т. е. дешифратор заперт.

На входы первого дешифратора DDI подаются старшие разряды X₈ и Х₄ чис­ла, которое нужно дешифрировать. Таким образом, дешифратор DDI определяет, какой из четырех дешифраторов DD2 ... DD5 из подключенных к нему будет вы­полнять дешифрирование младших разрядов числа. Выходные сигналы первого дешифратора подключены к стробирующим входам С остальных и разрешают их работу.

X₄ X₂ X₁

&

Y₀

DC

1

2

3

0

1

2

3

4

5

6

7

X₁

Y₁

Y₀

&

X₂

Y₂

Y₃

Y₁

X₄

Y₄

Y₅

Y₆

&

X₇

Y₇

Y₂

&

Y₃

&

Y₄

&

Y₅

&

Y₆

&

Y₇

Рис. 3.5. Схема дешифратора 38 (а) и его условное обозначение (б)

Младшие разряды дешифрируемого числа Х1 и Х2 подаются на входы дешиф­раторов DD2...DD5. Однако выполнять дешифрирование этих разрядов будет только тот дешифратор, который включен сигналом, поданным на вход С от дешифратора старших разрядов.

Так, например, при дешифрировании числа 1001 на вход поступает код 10, которым возбуждается выход 2. В этом случае включается дешифратор DD4 , на вход которого подан код 01 младших разрядов дешифрируемого числа. В резуль­тате будет возбужден выход 1 дешифратора DD4, при этом на выходе появится сигнал Y9, что соответствует выбранному входному коду.

X₁ X₂

DD2

DD2

DC

C

1

2

0

1

2

3

Y₁

Y₀

DC

C

1

2

0

1

2

3

C

X₁

Y₂

Y₃

X₂

DD3

DC

C

1

2

0

1

2

3

Y₄

Y₅

Y₆

Y₇

DD4

DC

C

1

2

0

1

2

3

Y₉

Y₈

Y₁₀

Y₁₁

Y₁₂

DD5

DC

C

1

2

0

1

2

3

Y₁₃

Y₁₄

Y₁₅

Рис. 3.6. Каскадное включение дешифраторов

Для расширения числа входов и выходов дешифраторов можно также вос­пользоваться параллельным или прямоугольным дешифратором, схема которого приведена на рис. 3.7. Схема прямоугольного дешифратора состоит из двух сту­пеней. Первая ступень состоит из двух дешифраторов DD1 и DD2, первый из которых дешифрует младшие разряды Х1 и Х2 входного числа, а второй — стар­шие разряды Х3 и X4. Вторая ступень состоит из N элементов 2И-НЕ. Все элемен­ты 2И-НЕ разделены на строки и столбцы: строками управляет дешифратор пер­вой ступени на DD1, а столбцами управляет дешифратор DD2. Схема, приведен­ная на рис. 3.7, соответствует полному дешифратору. Если исключить некоторые из элементов 2И-НЕ, то получим неполный дешифратор с уменьшенным числом выходов.

DD1

X₁

DC

C

1

2

0

1

2

3

C

&

&

&

&

Y₀

Y₄

Y₁₂

Y₈

X₂

&

&

&

Y₁

Y₅

Y₉

Y₁₃

&

DD2

C

&

&

&

&

DC

C

1

2

0

1

2

3

Y₂

Y₆

Y₁₄

X₃

Y₁₀

X₄

&

&

&

&

Y₃

Y₇

Y₁₁

Y₁₅

Рис.3.7. Схема прямоугольного дешифратора

Интегральные микросхемы преобразователей кодов, шифраторов и дешифра­торов. Промышленность выпускает большое количество различных микросхем преобразователей кодов, шифраторов и дешифраторов, некоторые из которых приведены в табл. 3.3.

На базе микросхем, приведенных в табл. 3.3, возможно проектирование пре­образователей кодов, шифраторов и дешифраторов различной степени сложности. Кроме приведенных специализированных микросхем иногда используют програм­мируемые запоминающие устройства, которые применяют для вывода различных символов на экран монитора при управлении от двоичного кода. К таким элемен­там относятся микросхемы ПЗУ типа К155РЕ21...К155РЕ24, которые используются в качестве преобразователей двоичного кода в код русского, латинского алфави­та, код арифметических и дополнительных символов.

Таблица 3.3
Интегральные микросхемы преобразователей кодов, шифраторов и дешифраторов
Наименование микросхемы	Функциональное назначение	Кол-во входов	Кол-во выходов
К155ИД1	Высоковольтный дешифратор для управления газоразрядными индикаторами	4	10
К555ИД3	Полный дешифратор 4х16 со стробированием	4	16
К555ИД4	Сдвоенный дешифратор 2х4 со стробированием	2	8
К555ИЛ5	Сдвоенный дешифратор 2х4 с открытым колекторным выходом	2	8
К555ИД6	Дешифратор 4х10	4	10
К155ИД8	Преобразователь кода для управления светодиодной матрицей 7х5	4	18
К555ИД10	Дешифратор 4х10 с открытым колекторным выходом	4	10
К155ИД11	Преобразователь кода для управления шкальным индикатором с заполнением	3	8
К155ИД12	Преобразователь кода для управления шкальным индикатором с одной точкой	3	8
К155ИД13	Преобразователь кода для управления шкальным индикатором с двумя точками	3	8
1531ИД14	Сдвоенный дешифратор 2х4 со стробированием	2х2	4х4
К155ИД15	Преобразователь кода для управления шкальным индикатором	4	5
К555ИВ1	Приоритетный шифратор 8х3	8	3
К555ИВ2	Приоритетный шифратор 8х3 с тремя состояниями навыходе	8	3
К555ИВ3	Приоритетный шифратор 10х4	10	4
К155ПР6	Преобразователь двоично-десятичного кода в двоичный	6	8
К155ПР7	Преобразователь двоичного кода в двоично-десятичный	6	6