Понятие микропроцессорной шины
Системная шина – это набор сигналов, физических линий связи и протокол обмена по этим линиям. Существует два типа системных шин:
синхронная;
асинхронная.
Синхронный обмен – время обмена задаёт активное устройство. Оно определяет интервал времени, за которые осуществиться обмен данными (не поверяется, успело ли внешнее устройство прочесть информацию).
Достоинства: знаем наперёд время выполнения программ, время реакции внешнего устройства.
Недостатки: жёсткие требования по быстродействию.
Асинхронный обмен – время обмена задаёт пассивное устройство.
Достоинства: можно использовать периферию с различным быстродействием.
Недостатки: сложно посчитать время выполнения программы.
Используются микропроцессорные системы с синхронным обменом.
Циклы обмена по системным шинам
Программный обмен – обмен данными вызванный выполнением программы. Микропроцессор сам устанавливает адрес и сигнал строба чтения\записи.
Обмен по прерываниям – при этом микро-процессор получает от контроллера прерываний вектор перехода на подпрограмму обмена. На системной шине нет адреса контролера прерываний.
Режим прямого доступа к памяти(режим ПДП) – системной шиной управляет не микропроцессор а контроллер ПДП. В режиме ПДП микропроцессор выключен, обмен осуществляется между памятью и внешним устройством.
На шине адреса задан адрес ячейки памяти. Адрес внешнего устройства не задается. Внешнее устройство выбирается по принципу – «если попросили обмен, то предоставили». На микро-процессорной шине два активных устройства: микропроцессор и контролер ПДП, все остальные устройства – пассивны (то есть не могут управлять системной шиной). Микропроцессор – это всегда активное устройство, а контролер ПДП может быть активным устройством (во время управления системной шиной) и пассивным (во время программирования).
Понятие микропроцессорной системной шины
Основные сигналы:
шина адреса, как правило, прямая состоит из A0 - An проводников, где n=8,12,16,… Выходная логика на шину адреса должна иметь три состояния.
шина данных, D0 - Dn, где n=8, 16, 32, реже 4, 64. Все выходные сигналы должны формироваться логикой с тремя состояниями:
шина управления:
#MEMR – строб чтения из памяти.
#MEMW – строб записи в память.
#I/ORD – строб чтения устройства ввода\вывода.
#I/OWR - строб записи во внешние устройство.
#INTA - подтверждение прерывания.
Эти сигналы микропроцессор устанавливает сам. Одновременно более одного сигнала акти-вным быть не может.
При работе контролера ПДП могут быть активными два сигнала (#I/ORD и #MEMW) или (#MEMR и #I/OWR). На шине адреса присутствует адрес памяти.
READY – готовность; на синхронной шине можно организовать асинхронный обмен. Для всех устройств кроме активных сигнал является выходным. Этот сигнал используется, если внешнее устройство за один программный цикл обмен не выполнило.
INT – запрос на прерывание от контролера прерываний к микропроцессору. На системной шине не присутствует IRQn – запрос на прерывание от внешнего устройства.
HOLD – запрос ПДП.
HLDA – подтверждение ПДП.
DRQn – запрос ПДП от внешнего устройства.
#DACKn – ответный сигнал, с помощью него выбирается внешнее устройство.
INIT – начальная установка.
CLK – сигнал тактовой частоты.
AEN – обмен осуществляется в режиме ПДП и в данный момент на шине адреса не может присутствовать адрес внешнего устройства(запрет всех дешифраторов внешних устройств).
В ременные диаграммы
TWR,
TRD –
определяет сам микропроцессор, как один
минимальный такт тактовой частоты. Для
современных микропроцессоров TWR
один такт тактовой частоты, который
синхронизирует внешнюю шину.
Сигнал READY<5мкс (так как все микро-процессорные системы имеют динамическую память) формулирует таймер. Цикл обмена удлиняется на целое число тактов.
Если
команда не одно битная, то вектор перехода
вырабатывается не один раз. Инициатором
выступает внешние устройства. Выбор
контролера прерывания осуществляется
сигналом #INTA.
Сигнал #I\ORD
не активен.
Асинхронная шина
Шина адрес данные – совмещённая шина адрес данные. Служит для передачи адреса и данных по одним ячейкам памяти. Выход с тремя состояниями.
Шина управления
#SYNC – строб адреса или синхронизации пассивного устройства.
#RPLAY – синхронизация активного устройства (ответ от пассивных устройств).
#DOUT – строб записи.
#DIN – строб чтения.
ACLO, DCLO – сигналы начальной установки.
Микропроцессорная система может стартовать с любого заданного адреса.
О
бщая
структура микропроцессорной системы
Современные микропроцессорные системы имеют немного другую структуру:
первый для работы с памятью обеспечивает быструю передачу данных до 100Мб\c(«Северный мост»);
второй для работы с остальными устройствами от 10Мб\c до 100Мб\c («Южный мост»);
PIC – контролер прерываний, формирует вектор переходов;
DMA, разбит на две части (первая часть работает с накопителями, вторая с системной шиной).
Классификация памяти
Запоминающие устройства делятся на: полупроводниковые и внешние.
Полупроводниковые запоминающие устройства делятся на:
1.Random access memory (RAM);
1.1.статическая:
1.1.1.асинхронная
кэш, работает с высокой скоростью, время доступа 1,5 – 2нс;
синхронная
время доступа 3нс;
динамическая:
асинхронная
Fast Page (FP);
Extended data output (EDO).
синхронная
- Synchronize dynamic RAM (SDRAM);
время доступа 5нс, первый байт читается за четыре такта, каждый следующий при блочном чтении за один такт;
- Double data rate (DDRRAM);
время доступа 4нс, первый байт читается за четыре такта, каждые два следующих за один такт;
- RDRAM;
время доступа 2,5нс
read only memory(ROM):
масочные ROM
только считывается информация, которая записывается на этапе производства;
однократно программируемые (Programming ROM(PROM));
jоднократная запись информации пользователем:
- биполярная технология:
использует три типа запоми-нающих элементов:
- нихромовые перемы-чки (высокая надё-жность и могут работать при ионизирующем излучении)
- поликремневые соеди-нения (высокая стои-мость, высокая надё-жность)
- замкнутый p-n переход (низкая стоимость, низкая надёжность)
- МОП технология:
лавинная инжекция заряда в МОП(время хранения информации ограничено, чувствительны к ионизиру-ющему излучению);
- ре-программируемые ROM
- Erase PROM
стирание ультрафиоле-товым излучением. Высокая стоимость из-за дорогого корпуса. Количество стирании от 20 и более;
- Electrical Erasable PROM
NVRAM
приборы с зарядовой связью(ПЗС);
программируемой логики.
Статическая память
Синхронная память выполняется по метал-окисель-полупроводник (МОП) и КМОП (комплиме-нтарная МОП) технологиям. Асинхронная память самая быстрая.
Структура памяти
П
ри
записи управление транзистором(VT)
осу-ществляется по истоку.
Ч
ерез
КМОП-структуру ток не протекает, только
ток утечки. А так же больший объём и
быстроде-йствие.