Микропроцессоры фирмы ibm линии power pc - power7(Сёмин)

В 1991 году в IBM решило использовать процессоры POWER в качестве товара для других производителей компьютерной техники. Предложение было сделано компании Apple, оно включало обоюдное сотрудничество для разработки семейства однокорпусных процессоров. Apple в скором времени подключила к работе компанию Motorola, будучи её крупнейшим клиентом в области микропроцессоров класса настольных систем. Это трёхстороннее сотрудничество получило название альянса AIM — по первым буквам названий Apple, IBM, Motorola (также слово цель по-англ.).

Спустя два года была разработана архитектура PowerPC — модифицированная версия POWER. Добавились вычисления с плавающей точкой над числами одинарной точности, универсальное умножение и деление регистра на регистр, удалены некоторые другие — в частности, специальный вариант умножения и деления на регистр MQ. Кроме того, была создана 64-битная версия архитектуры.

Power 2 был создан спустя 5 лет. Появился второй блок вычислений с плавающей точкой, 256 КБ кэш-памяти, 128-разрядная математика с плавающей точкой. Кроме этого, был расширен набор команд:

• инструкции записи длиной в 4 машинных слова: перемещали два соседних значения двойной точности в два смежных регистра вычислений с плавающей точкой;

• вычисление квадратного корня на аппаратном уровне;

• конвертация числа с плавающей точкой в целочисленное значение.

Power3: Появление - 1998 год. Поддерживал весь набор 64-битных инструкций POWER, включая все расширенные команды, имевшиеся на тот момент, и содержал два блока вычислений с плавающей точкой, три блока с фиксированной точкой и два блока загрузки/выгрузки.

Power4: Микропроцессор содержит два ядра PowerPC. Оба ядра 64-битные, основываются на архитектуре PowerPC AS, и используют общий кэш L2, который поделен на 3 части. Присутствует также контроллер L3 кэша.

Power5: Появление – 2004 год. Процессор стал двухъядерным, с поддержкой мультипоточности(одновременного выполнения двух цепочек команд), таким образом работая как 4 логических процессора. С помощью технологии «VirtualVectorArchitecture» (ViVA) несколько процессоров POWER5 могут объединяться в единый векторный процессор. Набор инструкций был расширен на несколько команд.

Power6: Выпущен 21 мая 2007 года. Привнёс в стандарт POWER инструкции VMX (параллельная обработка данных), обновил ViVA до версии 2, таким образом осуществив крупнейший шаг вперёд со времён перехода с POWER3 на POWER4.

Процессор имеет два ядра и 128 КБ кэш I уровня (поделенный на 64 КБ кэш данных и 64 КБ кэш инструкций), aneight-wayset-associativedesign, 2-уровневый конвейер, выполняющий два независимых чтения по 32 бита или одно 64-битовое за тактовый цикл. Каждое из ядер обладает 4 МБ L2 кэша, частично разделяемого между ними (одно из ядер получает кэш под свое управление, второму предоставляется к нему быстрый доступ). Процессору выделяется 32 МБ L3 кэша на отдельном кристалле, присоединенного к шине с пропускной способностью 80 ГБ/с.

Power7: Был представлен в 2010 году. Процессор Power7 содержит 8 вычислительных ядер в одном корпусе, что в четыре раза превышает аналогичный показатель чипа предыдущего поколения Power6. При этом каждое ядро в Power7 способно реализовать 4 вычислительных потока, превращая таким образом данный чип в виртуальный 32-ядерный процессор. Для сравнения, высококлассные чипы IntelXeon обычно обладают лишь 4 вычислительными ядрами, каждое из которых способно реализовать по два потока.

Объем кэша второго уровня в чипе Power7 составляет 256 Кб на ядро, а кэш-память третьего уровня может достигать объема в 32 Мб. При этом максимальное число процессорных ядер в рамках одной серверной системы на базе чипа Power7 может достигать шестидесяти четырех. Помимо прочего, процессор Power7 поддерживает функцию оптимизации TurboCore, позволяющую регулировать число активных ядер в зависимости от уровня загрузки чипа.