Р и с. 18. Выделение отдельных адресных пространств зу и увв.
Микропроцессор имеет средства для обслуживания внешних запросов прерываний векторного типа, а также для организации работы внешних устройств в режиме прямого доступа в память.
Конструктивно микропроцессор выполнен в корпусе с 40 выводами.
5.6. Архитектура микропроцессора intel-8086
Микропроцессор Intel-8086 появился как результат совершенствования МП Intel-8080, и архитектура обоих процессоров имеет много общего. Программно-доступные узлы и система команд Intel-8080 могут считаться подмножествами узлов и системы команд Intel-8086. Преемственность этих микропроцессоров выражается в программной совместимости снизу вверх, благодаря которой для Intel-8086 можно использовать программное обеспечение Intel-8080.
Микросхема Intel-8086 представляет собой однокристальный 16-битовый МП, выполненный по n-МОП-технологии. Кристалл микросхемы с геометрическими размерами 5,5x5,5 мм содержит около 29000 транзисторов и потребляет 1,7 Вт от источника питания 5B. Схема выпускается в 40-выводном корпусе. Синхронизируется импульсами с частотой повторения 25 МГц от внешнего тактового генератора. Основные операции обработки данных типа регистр-регистр выполняются с быстродействием 1,66 х 106 оп/с.
Микропроцессор Intel-8086 содержит 14 16-битовых внутренних регистров и образует 16-битовую шину данных для связи с внешней памятью и портами ввода–вывода. Шина адреса имеет 20 линий, что позволяет непосредственно адресоваться к памяти емкостью до 1 Мбайт = 220 = 1 048 576 байт. Пространство памяти разделяется на сегменты по 64 кбайт. Сегментация памяти обеспечивает удобный механизм вычисления физических адресов и способствует модульному проектированию программного обеспечения, что упрощает программирование и отладку. При выполнении операций ввода-вывода используются 8- или 16-битовые адреса, так что кроме доступа к основной памяти МП может обращаться к портам (регистрам ввода – вывода), суммарная емкость памяти которых составляет 64 кбайт.
В БИС Intel-8086 реализована многоуровневая система прерываний с числом векторов до 256. Адреса подпрограмм прерывания занимают область емкостью 1 Кбайт, которая располагается в памяти, начиная с младших адресов.
Предусмотрена также организация прямого доступа к памяти, при котором МП приостанавливает работу и переводит в третье состояние шины адреса, данных и управления.
Для сокращения необходимого числа выводов БИС младшие 16 адресных линий мультиплексированы во времени с линиями данных и составляют (см. рис.19) единую шину адреса/данных (AD15…AD0).
Р и с. 19. Мультиплексирование шин микропроцессора Intel-8086.
Четыре старшие адресные линии аналогично мультиплексированы с линиями состояния. В первом такте цикла шины (цикла обращения к ЗУ или УВВ) МП выдает на эту шину младшие 16 бит адреса памяти или полный адрес внешнего устройства. Этот адрес обязательно должен быть зафиксирован и сохранен в течение всего цикла, для чего используется внешний регистр-защелка, куда записывается адресная информация с помощью строба адреса ALE. Регистр-защелка должен иметь три стабильные выходные буферы и обеспечивать малое время переключения при большой нагрузочной способности. Во второй половине цикла шины по линиям AD15…AD0 передаются адреса данных или байты команд, сопровождаемые стробом данных DEN.
Линии A19/S6–A16/S3 – мультиплексные выходные линии адреса/состояния. В первом такте на эти линии выдаются старшие 4 бит адреса памяти, а при адресации ВУ – нули. В остальных тактах цикла шины МП выдает на эти линии сигналы состояния S6…S3. Код на линиях S4, S3 определяет сегментный регистр, участвующий в формировании физического адреса памяти, т. е. указывает сегмент памяти, к которому производится обращение в текущем цикле. Сигналы S4, S3 могут использоваться для расширения адресного пространства системы. В этом случае отдельный банк памяти объемом 1 Мбайт выделяется каждому из четырех сегментов. К линиям S4, S3 подключается дешифратор, который выбирает соответствующий банк памяти. Такой прием обеспечивает расширение адресной памяти до 4 Мбайт и защиту от ошибочной записи в сегмент, перекрывающийся с другими сегментами.
Сигнал S5 соответствует состоянию флага разрешения прерываний: IF = 0 – прерывания запрещены, IF = 1 – прерывания разрешены. Этот сигнал аналогичен выходу разрешения прерывания INTА микропроцессора INTEL-8080. Сигнал S6 не используется и всегда равен нулю.
МП имеет два режима работы (минимальный/максимальный), который задается сигналом на его выводе MN/MX (если его установить в 1 – минимальный режим, если в 0 – максимальный), при этом изменяются функции восьми управляющих сигналов. В максимальном режиме линии S2…S0 – сигналы состояния, обеспечивают информацию о типе выполняемого цикла шины. Комбинации сигналов S2…S0 и соответствующие им циклы шин показаны в таблице 5.2.
Т а б л и ц а. 5.2