37.Триггеры. Rs и d триггеры. Делитель частоты на 2.

ВОЗУ статического типа SRAM в качестве элементов памяти используются простейшие RS- или D-триггеры. Такие ОЗУ характеризуются весьма высоким быстродействием и используются в наиболее «узких» местах микропроцессорной системы, например в сверхоперативной памяти при кратковременном хранении промежуточных результатов, в различных регистрах, кэш-памяти и т.п.

Триггер – логическое устройство, имеющее два устойчивых состояния, переход которого из одного состояния в другое осуществляется под воздействием управляющих сигналов.

Устойчивые состояния можно принять в качестве логической информации 0 и 1. В таком случае триггер можно использовать в качестве запоминающего устройства, которое хранит один разряд числа, представленного в двоичном коде.

Состояние триггера определяется по выходному сигналу. При этом говорят, что триггер установлен, если на его выходе присутствует логическая1, и сброшен, – если 0. В триггерах с прямым управлением активным уровнем считается уровень логической 1, а в триггерах с инверсным управлением– уровень логического 0. После переключения триггера входной активный уровень может быть снят, но триггер продолжает оставаться в том состоянии, которое он приобрел под воздействием этого сигнала. Для удобства-использования триггеры имеют два выхода, один из которых называютпрямымQ, а другой – инверсным . Если триггер установлен (в состоянии 1), на его прямом выходе будет логическая 1, а на инверсном – логический 0.

Помимо информационных входов, обозначаемых буквами R,S,.J, К', D.Т, триггеры могут содержать и вспомогательные (управляющие) входы, напримеp, предварительной установки или вход синхронизации С.

Триггеры, которые реагируют на информационные сигналы только при наличии сигнала синхронизации, называют синхронными. В отличие от них асинхронныетриггеры реагируют на информационные сигналы в момент их поступления. Синхронные триггеры, в свою очередь, могут быть со статическим и динамическим управлением. Для того чтобы синхронный триггер со статическим управлением смог воспринимать сигналы на информационных входах, на его входе синхронизацииС должен присутствовать уровень логической 1. Синхронный триггер со динамическим управлением реагирует на информационные сигналы только в момент изменения сигнала на С-входе от 0 до 1 (прямой динамический С-вход), либо от 1 до 0 (инверсный динамический С-вход). На рис. 3.11,а,бпоказаны соответственно обозначения синхронного триггера с прямым и инверсным динамическим управлением.

Д ля синхронного триггера со статическим управлением иногда используют обозначение С-входа, показанное на рис.3.11,в, но чаще всего у С-входа вообще не ставят никаких специальных значков.

По функциональным возможностям различают:

– триггер с раздельной установкой состояний 0 и 1 (триггер с установочными входами, RS-триггер);

– триггер со счетным входом (счетный триггер, T-триггер);

– триггер задержки с приемом информации по одному входу(D-триггер);

– универсальный триггер с информационными входамиКи J(JK-триггер).

Для полного описания триггера достаточно задать закон его функционирования и структурную схему.

АсинхронныйRS-триггер с раздельной установкойсостояний 1 и 0 имеет всего лишь два информационных входа: S(вход установки) и R(вход сброса). При активном уровне сигнала на входе установки Sи пассивном уровне на входе Rтриггер, независимо от предыдущего состояния, принимает на выходе Qсостояние 1. С другой стороны, при активном уровне сигнала на входе сброса R и пассивном уровне на входе Sнезависимо от предыдущего состояния триггер переводится в состояние Q=0 (сбрасывается). При пассивном уровне сигнала на обоих входах состояние триггера не изменяется (режим хранения предыдущего состояния). Наконец, последняя из возможных комбинаций, когда на обоих входах одновременно присутствуют активные уровни, для триггеров этого типа просто запрещается, так как по описанному закону работы его выходное состояние будет непредсказуемым.

Сформулированный словесно закон функционирования асинхронного RS-триггера представлен в виде таблицыпереходовтриггера (рис. 3.12,а), где обозначено Q^t– выходное состояние триггера до момента подачи соответствующей комбинации уровней (R^tS^t) на его информационные входы, Q^t+1– состояние триггера после этого момента, А – активный, П– пассивный уровень. RS-триггер можно построить из логических элементов И – НЕ или двух ИЛИ – НЕ

Если на вход R элемента D1 (рис. 3.12, б) подана 1, то на выходе этого элемента ИЛИ – НЕ будет 0, а на выходе другого элемента D2 будет 1, поскольку выход D1соединен с одним из входов D2. При подаче на вход S элемента D2 сигнала высокого уровня (1), на его выходе будет 0, а на входе элемента D1 будет 1, поскольку выход D2 соединен с одним из входов D1. Рассуждая аналогично, получим схему асинхронного RS-триггера, с инверсным управлением на элементах И– НЕ (рис. 3.12, в)

Триггером задержки (D-триггером)называют синхронный триггер (рис. 3.13, а), выходное состояние которого совпадает с сигналом на его единственном информационном входе (D-входе), которое тот имел на предыдущем такте импульсов синхронизации.

Сигнал на выходе Q начинает повторять сигнал на D-входе во время действия синхронизирующего импульса. Это значение хранится в триггере до прихода следующего синхронизирующего импульса. Примером D-триггера может служить микросхема К155ТМ2 – два D-триггера с асинхронными входами (рис. 3.13, а). На рис. 3.13, б приведены временные диаграммы, иллюстрирующие прохождение входного сигнала D на выход Q при при различных сигналах синхронизации C.

Состояния D-триггера в разные моменты времени будут с ледующие:

приt₁Q = 1, так как на D = 1;

приt₂ состояние триггера не изменяется, так как на D = 1;

при t₃Q = 1, хотя D = 0, так как не былоС;

приt₄ поступилС,Q = D = 0;

приt₅ – повторение (Q = 0), так как D = 0.

На основе D-триггера можно легко получить делитель на два (рис.3.14).