
- •Частина 1. Основи цифрової схемотехники
- •§ 1.1. Загальні поняття та визначення
- •§ 1.2. Математичні основи побудови цифрових логічних схем
- •§ 1.3. Логічні функції однієї та двох змінних
- •§ 1.4. Аксіоми та закони алгебри логіки
- •§ 1.5. Суперпозиція логічних функцій
- •§ 1.6. Нормальні і досконалі нормальні форми логічних функцій
- •Практикум 1
- •§ 1.7. Застосування матриць Карно для зображення
- •§ 1.8. Побудова схем на логічних елементах з обмеженою
- •Практикум 2.
- •Глава 2. Проектування цифрових схем комбінаційного типу
- •§ 2.1. Проблеми проектування цу комбінаційного типу
- •Що реалізуються, дднф та дкнф
- •Що реалізуються, дднф та дкнф
- •Практикум 3
- •§ 2.2. Суматори
- •§ 2.3. Побудови комбінаційних схем на базі комутаторів
- •§ 2.4. Селектор-демультиплексор
- •§ 2.5. Виникнення змагань і спосіб їх усунення
- •Практикум 4
- •Глава 3. Послідовна логіка
- •§ 3.1. Часові булеві функції
- •§ 3.2. Булеві функції і роду
- •§ 3.3. Булеві функції іі роду
- •Практикум 5
- •Частина 2. Розробка та проектування цифрових пристроїв
- •Глава 1. Класифікація, технології та сполучення інтегральних схем
- •§ 1.1. Технології та форми представлення інформації
- •§ 1.2. Схемотехніка базових елементів ттл-логіки
- •Та його схемо технічне зображення
- •Та таблиця істинності його роботи
- •Інтегральна мікросхема з дозволом по виходу
- •§ 1.3. Класифікація та система позначень іс
- •Класифікація інтегральних схем по функціональній ознаці
- •Системи позначень інтегральних схем
- •§ 1.4. Сполучення інтегральних схем
- •Глава 2. Проектування цифрових схем комбінаційного типу
- •§ 2.1. Проблеми проектування цк комбінаційного типу
- •§ 2.2. Логічні елементи
- •§ 2.3. Драйвери
- •§ 2.4. Шифратори, дешифратори,
- •§ 2.5. Арифметичні пристрої
- •Глава 3. Проектування цифрових схем послідовного типу
- •§ 3.1. Проблеми й методики проектування послідовних схем
- •§ 3.2. Тригери
- •Що спрацьовує по від’ємному фронту синхросигналу
- •(Керування по додатному фронту)
- •Практикум 6
- •§ 3.3. Регістри
- •§ 3.4. Лічильники
- •Вироблення сигналу скидання для двійково-десяткового лічильника (б)
- •Глава 4. Електронна пам'ять
- •§ 4.1. Класифікація й система параметрів
- •§ 4.2. Побудова оперативної пам’яті
- •§ 4.3. Постійна пам’ять
- •Багатовходового логічного елемента (а) та плм (б)
- •Перемикаючих функцій
- •Глава 5. Релаксаційні пристрої
- •§ 5.1. Система синхронізації
- •§ 5.2. Генератори та формувачі імпульсів
- •Я, схема на ле та діаграма роботи
- •Бібліографічний список
§ 2.5. Арифметичні пристрої
Повний дворозрядний суматор
333-, 155 ИМ2 ИМ2
|
А0, А1 – входи дворозрядного числа А; В0, В1 – входи дворозрядного числа В; С0 – вхід переносу. |
Таблиця істинності роботи повного суматора
А1 |
А0 |
В1 |
В0 |
С0 |
S1 |
S0 |
C2 |
0 0 0 0 1 1 |
0 1 0 1 1 0 |
0 0 0 0 1 1 |
0 0 1 1 1 0 |
0 0 0 0 0 0 |
0 0 0 1 1 0 |
0 1 1 0 0 0 |
0 0 0 0 1 1 |
0 0 0 1 1 1 |
0 1 1 1 0 1 |
0 0 0 1 1 1 |
0 0 1 1 0 0 |
1 1 1 1 1 1 |
0 1 1 1 0 0 |
1 0 1 1 1 1 |
0 0 0 1 1 0 |
Арифметично-логічний пристрій
АЛП – це операційний вузол, що виконує арифметичні та логічні операції над багаторозрядними доданками.
У залежності від слова, яке установлюється, АЛП повинні задовольняти наступним вимогам:
виконувати заданий набір операцій;
забезпечувати порозрядовий перенос та можливість його групування;
забезпечувати нарощуваність розрядності слів, які обробляються.
АЛП будують на базі:
напівсуматорів;
суматорів;
тригерів (для операцій зсуву).
Дані, що оброблюються, можуть бути представлені у наступних кодах:
прямому;
зворотному;
додатковому.
Прямий код:
5 1 1 1
7 1 0 1
Для роботи з від’ємними числами використовується додатковий і зворотній коди.
Додатковий код
Всі нулі змінюються на одиниці, одиниці замінюються нулями і до молодшого розряду додається одиниця.
Приклад:
- число
«-14» у додатковому коді.
Розглянемо використання додаткового коду на прикладі десяткової арифметики.
Приклад:
,
,
.
Відкинувши старшу «1», одержимо результат 38.
Зворотний код
Замінюються нулі на одиниці та одиниці на нулі.
Приклад:
у
зворотному коді.
Приклад:
.
1. У зворотному коді:
2. У додатковому коді:
При цьому необхідно урахувати, що розряд знаку («0» - додатне число, «1» - від’ємне) при перетворенні числа у додатковий або зворотний код не змінюється.
Чотирирозрядний АЛП
Серії: 133-, 155-, 530-, 531-, 533-, 555-, 1533 ИПЗ
Входи
– входи чотири розрядних операндів.
Вхід С0 – вхід переносу.
Вхід
– код операції.
Вхід М – вхід вибору режиму (арифметичний або логічний).
– вихід
результату (чотири розрядний).
С4 – вихід переносу.
(з
відкритим колектором) – вихід рівності
операндів.
Р і G – виходи для організації паралельного переносу при підключенні схем АЛП у каскад.
Приклад:
Е3 |
Е2 |
Е1 |
Е0 |
М = 1 |
М = 1 |
|
|
|
|||||
0 0 0 |
0 0 1 |
0 1 1 |
0 0 0 |
|
Х X+Y X-Y-1 |
X+1 (X+Y)+1 X-Y |
Повна таблиця істинності роботи АЛП наведена у Додатку 3.