Системи позначень інтегральних схем
Приклад мікросхеми тригера типу Д вітчизняної системи позначень:
1 533 ТМ 2.
1 – група конструктивно-технологічного виконання.
533 – порядковий номер серії.
Т – підгрупа.
М – вид.
2 – порядковий номер розробки по функціональному признаку.
Підгрупи й види інтегральних схем наводяться у спеціальних таблицях і довідниках.
Приклад позначення інтегральної схеми, розробленої фірмою Texas Instruments:
SN 74 ALS 20 N.
SN – позначення інтегральних схем ТТЛ, ТТЛШ.
74 – область застосування (54 – військова, 74 – комерційна).
ALS – варіанти схемо технічної реалізації (S – Schottky, LS – Law-power Schottky, ALS – Advanced Law-power Schottky).
20 – порядковий номер розробки.
N – тип корпусу.
§ 1.4. Сполучення інтегральних схем
Спільна робота інтегральних схем різних серій за умови безпосередніх зв’язків між ними потребує розв’язання статичного сполучення.
Статичне сполучення – це такий вибір навантаження інтегральної схеми-передавача, при якій значення вихідних токів та логічних рівнянь інтегральної схеми, що навантажується, не виходять за допустимі границі та зберігаються гарантовані характеристики.
Для визначення числа одиничних навантажень у границях однієї серії обчислюють співвідношення:
,
-
максимально допустимі токи ІС, що
навантажується;
- токи
базового вентиля даної серії.
Зі
знайдених значень вибирають найменше
– це і є значення коефіцієнту розгалуження
по виходу (
).
- це число одиничних навантажень, яке можна одночасно підключити до даного виходу. За обчисленнями для різних серій складаються таблиці, які наводяться у довідниках.
Існують такі інтегральні схеми, навантажувальна здатність яких перевищує розрахункові значення: логічні елементи з відкритим колектором та схеми шинних драйверів. ІС з відкритим колектором потребують підключення зовнішнього резистору, значення опору якого розраховується за спеціальними формулами.
Глава 2. Проектування цифрових схем комбінаційного типу
§ 2.1. Проблеми проектування цк комбінаційного типу
Функціональні вузли виконують типові для цифрових пристроїв мікрооперації. Мікрооперації відповідають найнижчому ієрархічному рівню внутрішньої мови цифрового пристрою, вони позначені у цій мові і не містять інших операцій, позначених у ньому.
Як і всі цифрові пристрої взагалі, функціональні вузли діляться на комбінаційні та послідовні. Комбінаційні вузли позначають КЛ (комбінаційні ланцюги), а послідовністні через АП (автомати з пам'яттю). Відмінності між КЛ та АП мають фундаментальний характер.
Вихідні величини КЛ залежать тільки від поточного значення вхідних величин (аргументів). Передісторія значення не має. Після завершення перехідних процесів у КЛ на їхніх виходах установлюються вихідні величини, на які характер перехідних процесів впливу не має. З цієї точки зору перехідні процеси у КЛ не небезпечні. Але у ЦК в цілому КЛ функціонує сумісно з АП, що кардинально змінює ситуацію. Під час перехідних процесів на виходах КЛ з’являються тимчасові сигнали, не передбачувані описом роботи КЛ і має назву ризиків. З часом вони зникають, і вихід КЛ набуває значення, передбаченого логічною формулою, що описує роботу ланцюга. Проте, ризики можуть бути сприйняті елементами пам’яті АП, безповоротна зміна стану яких може радикально змінити роботу ЦК, не дивлячись на зникнення сигналів на виході КЦ.
Розрізняють статичні й динамічні ризики. Статичні ризики – це короткочасні зміни сигналу, котрий повинен був би залишатись незмінним (одиничним або нульовим, відповідно до чого говорять про 1-ризик або 0-ризик). Якщо згідно логіки роботи КЦ стан виходу повинен змінюватись, але замість одноразового переходу відбуваються багатократні, то має місце динамічний ризик. При динамічних ризиках перший і останній переходи завжди співпадають з алгоритмічними, передбачені логікою роботи схеми. Статичний ризик такої властивості не має і вважається найбільш несприятливим.
Перший полягає в синтезі схем, вільних від ризиків, та потребує складного аналізу процесів у схемі і введення надлишкових елементів для виключення ризиків. Цей шлях рідко використовується в практиці.
Другий шлях, основний для сучасної схемотехніки, передбачає заборону сприйняття сигналів КЛ елементами пам’яті на час перехідних процесів. Прийняття інформації з виходів КЛ дозволяється тільки спеціальним сигналом синхронізації, який подається на елементи пам’яті після закінчення перехідних процесів у КЛ. Таким чином, виключається вплив неправдивих сигналів на елементи пам’яті. Іншими словами, основна ідея тут може бути висловлена як «перечекати неприємності». Відповідні структури називаються синхронними.
У загальному випадку потрібно оцінити затримку сигналу на самому короткому шляху як суму мінімальних затримок елементів, які складають даний шлях, та затримку на найдовшому шляху – як суму максимальних.
З наведеного прикладу видно, що для розрахунку перехідних процесів у ЦК потрібні відомості про максимальні та мінімальні значення затримок елементів. На жаль, виготівник часто вказує тільки максимальні значення затримок, нерідко наводяться максимальні і типові значення, і украй рідко є відомості про мінімальні. Якнайповніше описувалися б затримки статистичними характеристиками, але вони, як правило, невідомі.
Якщо дані тільки максимальні затримки, то втрачається можливість порівнювати часи проходження сигналів в різних ланцюгах (у будь-якому ланцюгу затримка може бути наскільки угодно малою), а це утрудняє оцінку працездатності схем і може змусити прийняти не найкращі схемо технічні рішення.
Для
ланцюгів із елементів з незалежними
затримками відношення
дорівнює зазвичай 2…3, для елементів
одного кристалу між затримками елементів
виникає сильна кореляція, і відношення
може суттєво знижуватись.
До складу ЦК, як правило, входять типові функціональні вузли і деяка кількість логічних схем, специфічних для даного конкретного проекту (як іноді говорять – довільної логіки). Проектування довільної логіки комбінаційного типу проводиться по етапах.
Передусім, задається характер функціонування КЛ. Це може бути зроблено різними способами, зазвичай використовують таблиці функціонування (таблиці істинності), які задають значення шуканих функцій на всіх наборах аргументів. Від таблиці легко перейти до ДДНФ шуканих функцій (ДДНФ – досконала диз’юнктивна нормальна форма, тобто диз’юнкція кон’юнктивних членів однакової розмірності). Для цього складають логічну сума тих наборів аргументів, на яких функція приймає одиничне значення. Наприклад, для належної відтворенню функції чотирьох аргументів, заданою таблицею 2.1, одержимо
Таблиця 2.1
|
|
|
|
F |
|
|
|
|
F |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
Подальші дії залежать від засобів реалізації функцій, до яких у сучасній схемотехніці належать:
Логічні блоки табличного типу (LUTs, Look-Up Tables).
Логічні блоки у вигляді послідовності матриць елементів І та АБО (PLA. Programmable Logic Array; Programmable Array Logic)/
Універсальні логічні блоки на основі мультиплексорів.
Логічні блоки, що збираються з логічних елементів деякого базису (SLC, Small Logic Cells).
Комбінаційна логіка реалізується однотактними схемами та на відмінність від послідовної логіки не залежить від параметру часу.