
- •Архитектура системного уровня процессоров ia-32 Задачи архитектуры системного уровня (system-level architecture)
- •Компоненты архитектуры системного уровня
- •Защищенный режим Общие сведениия Назначение защищенного режима микропроцессоров ia-32
- •Режим виртуального процессора 8086
- •Концепция защиты
- •Дескрипторы и таблицы дескрипторов. Системные сегменты
- •Регистры дескрипторов таблиц и системных сегментов
- •Механизм использования глобальной и локальной таблиц дескрипторов
- •Привилегии
- •Кольца защиты Привилегии задач (Task Privilege)
- •Привилегии дескриптора (Descriptor Privilege)
- •Привилегии селектора (Selector Privilege)
- •Привилегии ввода-вывода
- •Дескрипторы системных сегментов
- •Поля байта управления доступом к системным сегментам
- •Межсегментная передача управления
- •Типы и назначение шлюзов
- •Механизм использования шлюза вызова
- •Дескриптор шлюза вызова
- •Поля байта управления доступом дескриптора шлюза
- •Проверка условий, порождающих исключения
- •Инструкции тестирования указателей
- •Виртуальная память
- •Составляющие элементы механизма страничной переадресации
- •Адресация в защищенном режиме
- •Варианты организации страниц виртуальной памяти
- •Управление режимом страничной переадресации
- •Переключение стека
- •Операция переключения задач процессора (Task Switch Operation)
- •Переключение между реальным и защищенным режимами
- •Переключение в защищенный режим из реального:
- •Переключение процессора в реальный режим из защищенного
- •Регистры управления cr1, cr2, cr3
- •Регистр управления cr4
- •Управление прерываниями от fpu
- •Управление блоком fpu
- •Средства отладки по
- •Регистры отладки
- •Средства, предоставляющие дополнительные возможности отладки.
- •Регистр DebugCtlMsr:
- •Режим управления системой (smm)
- •Включение режима
- •Карта контекста процессора в smram
- •Идентификатор smm (Revision Identifier)
- •Базовый адрес smram
- •Некорректность восстановления контекста
- •Инициализация регистров процессора при входе в smm
- •Начальный сброс и тестирование Аппаратный сброс (hardware reset)
- •Установки при сбросе
- •Внутренний тест процессора
- •Начало нормального функционирования процессора
- •Инициализация по сигналу init («мягкий» сброс)
- •Тестирование аппаратных средств процессора
Инициализация по сигналу init («мягкий» сброс)
Активизация сигнала INIT (P5+) аналогична по эффекту RESET за исключением:
______ ______ не запускается;
внутренняя кэш-память ___ _____________ (но TLB и ВТВ сбрасываются);
значения регистров MSR (включая MTRR) ___ _______________;
состояние FPU не изменяется.
Используется для перевода процессора в реальный режим (в стиле 80286) с сохранением данных в кэше.
Такой же эффект возможен и от MSI.
Мультипроцессорные системы (P6+)
1. Все процессоры на шине (один в случае однопроцессорной системы) одновременно выполняют ____________ ___________________________ ___________________ на шине APIC, определяя загрузочный процессор (BSP).
2. Далее программный код инициализации выполняет только BSP, остальные процессоры (AP) ________________.
3. Запуск процессоров AP произойдет по _______________ ___ ______ ____ (под управлением исполняемой им программы).
Тестирование аппаратных средств процессора
по аппаратному сбросу (BIST);
с помощью тестовых регистров (386+):
тестирование буферов TLB;
тестирование внутреннего кэша (486+);
дополнительные средства тестирования в составе MSR (P5+).
Поддержка интерфейса JTAG (486+).
Встроенные средства проверки аппаратуры во время работы (P5+). В случае обнаружения аппаратной ошибки вырабатывается исключение #МС.