- •Программируемый контроллер прерываний i8259a Общие сведения Основные функции, реализуемые микросхемой i8259а
- •Состояния программируемого контроллера прерываний
- •Режимы обслуживания запросов на прерывания
- •Структурная схема пкп I 8259a
- •Назначение сигналов пкп I 8259a
- •Процедура формирования запроса и обработки прерывания
- •Подсистема пкп компьютера с шиной pci
- •Назначение и форматы управляющих слов пкп
- •Последовательность инициализации пкп
- •Назначение и форматы операционных слов пкп
- •Управление командными словами
- •Доступ к регистрам контроллера пкп в ibm pc at
- •Способы завершения прерывания (eoi)
- •Режимы пкп Режим фиксированных приоритетов
- •Режим полной вложенности
- •Специальный режим полного вложения (sfnm)
- •Режим специального маскирования (smm)
- •Режим опроса источников прерываний (poll)
- •Примеры управления пкп Инициализация пкп – master
- •Инициализация пкп – slave
- •Управление масками запросов
- •Завершение сервисной процедуры
- •Усовершенствованный контроллер прерываний apic
- •Взаимодействие локальных и системных модулей apic
- •Назначение локального модуля apic
- •«Virtual Wire Mode» на основе I/o apic
- •Локальный модуль apic Источники прерываний локального модуля apic
- •Структурная схема локального модуля apic
- •Регистры локального apic
- •Особенности реализации apic Отличия apic от контроллера прерываний на базе двух i8259a
- •Трансляция сообщений msi системной шины
- •Запросы прерываний от шины pci / pci Express
- •Аппаратный интерфейс I/o apic
- •Последовательная схема запросов прерывания
- •Маршрутизация прерываний в I/o apic
- •Пример кс с использованием дискретных локальных модулей apic
- •Пример кс с использованием встроенных локальных модулей apic
Особенности реализации apic Отличия apic от контроллера прерываний на базе двух i8259a
1. Механизм передачи сообщений о прерываниях:
I/O APIC передает сообщения MSI в обычных _______________________________;
необходимость в _____________________________________________ отсутствует.
2. Приоритеты прерываний:
приоритеты запросов в системном APIC не зависят _____________________________.
3. Увеличенное число запросов:
до __ (I/O APIC ICHx).
4. Множество контроллеров прерываний (_/________) с собственными векторами прерываний.
Трансляция сообщений msi системной шины
Для процессоров, способных принимать запросы на прерывания посредством шины FSB, ICH9 выполняет циклы записи (посредством интерфейса DMI) в ячейки памяти, которые «прослушиваются» процессором(-ами).
«Прослушивание» циклов выполняется с целью отслеживания запросов на прерывания.
Запросы прерываний от шины pci / pci Express
1. Внешнее устройство, подключенное к шине, может генерировать ________________________________ (в соответствии с протоколом шины).
2. Запрос транслируется ____________________________________________#-______#.
Аппаратный интерфейс I/o apic
Наименование линий |
Тип |
Тип |
SERIRQ |
I/O |
Serial Interrupt Request. |
PIRQ[D:A]# |
I/O |
PCI Interrupt Requests. В не-APIC режиме могут направляться к входам запросов 3, 4, 5, 6, 7, 9, 10, 11, 12, 14 или 15. В APIC-режиме соединяются с I/O APIC: PIRQA# - IRQ16 и т.д. |
PIRQ[H:E]# / GPIO[5:2] |
I/O |
PCI Interrupt Requests. В не-APIC режиме могут направляться к входам запросов 3, 4, 5, 6, 7, 9, 10, 11, 12, 14 или 15. В APIC-режиме соединяются с I/O APIC: PIRQE# - IRQ20 и т.д. |
Последовательная схема запросов прерывания
Используется _______________________________________, соединяющая хост (ICHx) и все ПУ.
Линия _________ тактируется частотой PCI и реализует протокол линии с тремя состояниями:
S – Sample Phase (срез);
R – Recovery Phase (фронт);
T – Turn-around Phase (линия «отпущена»).
ICH9 поддерживает сообщение для __ запроса:
15 запросов ____ (IRQ0–1, 2–15);
4 запроса ____;
управляющие сигналы ____#__________#.
Запросы __–__ APIC не поддерживаются.
Последовательность действий ICH9
1. ______________________________________________ (активный фронт для edge-triggered mode или изменение уровня для level-triggered mode);
2. __________________________ во внутреннем регистре ____ бита, соответствующего прерыванию;
3. Формирование __________________________________________________________, с одновременной очисткой буферов загрузки (upstream buffers). Этот механизм напоминает DMA-запрос от устройства;
4. _______________________________ цикле записи по соответствующему адресу.
Маршрутизация прерываний в I/o apic
IRQ |
Варианты запроса |
|
||
SERIRQ |
PCI |
MSI |
||
0 |
– |
– |
– |
|
1 |
+ |
– |
+ |
|
2 |
– |
– |
– |
8254 Counter 0, HPET #0 (legacy mode) |
3 |
+ |
– |
+ |
|
4 |
+ |
– |
+ |
|
5 |
+ |
– |
+ |
|
6 |
+ |
– |
+ |
|
7 |
+ |
– |
+ |
|
8 |
– |
– |
– |
R TC, HPET #1 (legacy mode) |
9 |
+ |
– |
+ |
Option for SCI, TCO |
10 |
+ |
– |
+ |
Option for SCI, TCO |
11 |
+ |
– |
+ |
HPET #2, Option for SCI, TCO (Note2) |
12 |
+ |
– |
+ |
HPET #3 (Note 3) |
13 |
– |
– |
– |
FERR# logic |
14 |
+ |
– |
+ |
SATA Primary (legacy mode) |
15 |
+ |
– |
+ |
SATA Secondary (legacy mode |
16 |
PIRQA# |
PIRQA# |
+ |
|
17 |
PIRQB# |
PIRQB# |
+ |
|
18 |
PIRQC# |
PIRQC# |
+ |
|
19 |
PIRQD# |
PIRQD# |
+ |
|
20 |
N/A |
PIRQE#4 |
+ |
|
21 |
N/A |
PIRQF#4 |
+ |
|
22 |
N/A |
PIRQG#4 |
+ |
|
23 |
N/A |
PIRQH#4 |
+ |
|