3. Оператори присвоєння

Оператор присвоєння має вигляд : < зміна >:=< вираз > ;

При його виконанні обчислюється значення виразу, що стоїть справа і присвоюється змінній, яка стоїть зліва. При цьому тип виразу повинен співпадати із типом змінної. Однак допускається присвоєння дійсним змінним цілочисельних значень.

Вирази, присутні в операторі присвоєння, можуть бути арифметичними, логічними і рядковими. Розглянемо арифметичні вирази. До їх складу входять числа, числові змінні та константи, стандартні функції, з'єднанні арифметичними операціями та круглими дужками.

Для арифметичних операцій над числовими операндами встановлена така черговість (пріоритет) виконання:

1)обчислення функцій;

2) множення (*), ділення (/), ділення націло div), остача від ділення (mod);

3) додавання (+), віднімання (-).

Для зміни порядку виконання арифметичних операцій використовують круглі дужки. Операції одного і того ж самого пріоритету виконуються зліва направо у порядку їх появи у виразі.

Функції, що входять до арифметичних виразів, називаються чисельними функціями. До аргументів цілого та дійсного типів можуть застосовуватись такі чисельні стандартні функції:

Білет 26

1. Прямиий доступ до пам’яті. Контролер прямого доступа до пам’яті.

1)Прямий доступ до пам'яті (англ. Direct Memory Access, DMA) - режим обміну даними між пристроями або ж між пристроєм і основною пам'яттю (RAM) без участі центрального процесора (ЦП). У результаті швидкість передачі збільшується, так як дані не пересилаються в ЦП і назад. Процесор відповідає лише за програмування DMA: налаштування на певний тип передачі, завдання початкової адреси і розміру масиву обмінюваних даних. Зазвичай DMA використовується для обміну масивами даних між системною пам'яттю і пристроями введення-виведення. Обмін даними між процесором і пристроями введення-виведення здійснюється по системній шині, "господарем" якої є процесор. При використанні контролера DMA на час обміну даними він повинен отримати управління системною шиною, тобто стати її "господарем". По закінченні обміну підсистема DMA повертає процесору право керування шиною. Архітектура комп'ютера PC AT включає в себе підсистему DMA, що складається з двох контролерів DMA Intel 8237, регістра старшої адреси DMA і регістрів сторінок DMA. Ці контролери забезпечують 7 каналів DMA. Система забезпечує передачу даних по каналах DMA як по одному байту за цикл DMA, так і по два байти за цикл, виходячи з можливостей архітектури процесора (двухбайтного шини даних). Загальний алгоритм ПДП.

Для здійснення прямого доступу до пам'яті контролер повинен виконати ряд послідовних операцій:

1)прийняти запит (DREQ) від пристрою введення-виведення;

2)сформувати запит (HRQ) в процесор на захоплення шини;

3)прийняти сигнал (HLDA), що підтверджує захоплення шини;

4)сформувати сигнал (DACK), що повідомляє пристрою про початок обміну даними;

5)видати адресу клітинки пам'яті, призначеної для обміну;

6)виробити сигнали (MEMR, IOW або MEMW, IOR), що забезпечують управління обміном;

7)по закінченні циклу DMA або повторити цикл DMA, змінивши адресу, або припинити цикл.

Режим одиночної передачі (Single Transfer Mode)

У цьому режимі контролер DMA виконує тільки одну передачу. Адреса та лічильник слів будуть змінюватися при кожній передачі. DREQ повинен бути активним, поки не активізується відповідний DACK.

Режим передачі блоку (Blok Transfer Mode)

У цьому режимі передається блок інформації під час обслуговування підсистеми DMA. DREQ повинен бути активним, поки не з'явитися активний DACK.

Режим передачі за вимогою (Demand Transfer Mode)

У цьому режимі передача даних виконується до тих пір, поки не з'явиться TC або зовнішній-EOP, або коли DREQ стане неактивним. Таким чином, передачі можуть тривати до тих пір, поки периферійний пристрій не вичерпає обсяг даних.

Каскадний режим (Cascade Mode)

Цей режим використовує об'єднання декількох контролерів DMA для розширення числа підключаючихся каналів. Виходи HRQ і входи HLDA від додаткових контролерів з'єднуються відповідно з входами DREQ і виходами DACK первинного контролера DMA. Це дає можливість запитам від додаткового пристрою поширюватися через мережу пріоритетних ланцюгів попереднього пристрою.

Таким чином, канал первинного контролера DMA, до якого підключений додатковий контролер, програмується на виконання каскадного режиму і служить тільки для визначення пріоритету додаткового пристрою і транзиту сигналів HRQ в CPU і HLDA з CPU. Всі інші сигнали каскадного каналу первинного контролера DMA у формуванні циклів підсистеми DMA не беруть участь.

Режим память-память

Этот режим предназначен для передачи блоков данных из одного адресного пространства памяти в другое с минимальными программными и временными затратами. У даному режимі можуть працювати тільки нульовий і 1-й канали контролера. Ця передача ініціюється програмною установкою REQ для каналу 0. Адреса комірки пам'яті-джерела даних задають в CAR0, а осередки-приймача - в CAR1. Байт даних, лічений з пам'яті, заноситься у тимчасовий регістр (TR) і потім з TR зчитується в осередок-приймач.