- •Історія розвитку мп техніки. Закон мура
- •Основні технології виготовлення мпп
- •Сучасний стан та тенденції розвитку мікропроцесорних пристроїв. Наслідки закону Мура.
- •Класифікація мпп та систем
- •Класифікація мікропроцесорів
- •Закон Амдала та його наслідки
- •Структура типового мп
- •Cisk та risc архітектури
- •Гарвардська та принстонська архітектури
- •Поняття та класифікація арифметико – логічних пристроїв
- •13. Регістри
- •Пристрої синхронізації
- •Ієрархія пам’яті мпп
- •Типова мікросхема пам’яті
- •Структури пам’яті
- •Постійна пам'ять
- •Флеш – пам'ять
- •Основна характеристика та режими роботи паралельних портів на прикладі aTmega128
- •Інтерфейс rs-232
- •Структурна схема uart
- •Основні регістри uart
- •Програмування передавання даних за допомогою інтерфейсу uart
- •31. Загальний огляд роботи інтерфейсу spi.
- •Структурна схема spi
- •Основні регістри spi
- •34. Схеми з’єднання пристроїв з spi інтерфейсом
- •35. Програмування spi
- •36.Переваги та недоліки інтерфейсу spi
- •37. Загальний опис протоколу і2с
- •38. Арбітраж
- •39.Структура інтерфейсу і2с
- •40. Регістри і2с
- •41.Модель обміну даних в інтерфейсі usb
- •42. Загальна характеристика роботи usb host-контролера, usb hub, usb device
- •43. Характеристика мови опису апаратури vhdl. Поняття сутності, архітектури, компонента
- •44. Характеристика мови опису апаратури vhdl. Реалізація виконання паралельних та послідовних операцій.
- •45.Характеристика мови опису апаратури vhdl. Поняття сигналу, порту, змінної. Види портів.
43. Характеристика мови опису апаратури vhdl. Поняття сутності, архітектури, компонента
Мова опису апаратури для високошвидкісних інтегральних схем (VHSІ), називаний VHDL, є формальним записом , що може бути використана на всіх етапах розробки електронних систем. Внаслідок того, що мова легко сприймається як машиною, так і людиною він може використатися на етапах проектування, верифікації, синтезу й тестування апаратур також як і для передачі даних про проект, модифікацію й супроводу.
Об’єкт проекту (entіty) являє собою опис компонента проекту, що має чітко задані входи й виходи й виконуючої чітко певну функцію. Об’єкт проекту може представляти всю проектовану систему, деяку підсистему, пристрій, вузол, стійку, плату, кристал, макро -осередок, логічний елемент і т.п. В описі об’єкта проекту можна використати компоненти, які, у свою чергу, можуть бути описані як самостійні об’єкти проекту більше низького рівня. Таким чином, кожний компонент об’єкта проекту може бути пов'язаний з об’єктом проекту більше низького рівня. У результаті такої декомпозиції об’єкта проекту користувач будує ієрархію об’єктів проекту, що представляють весь проект у цілому й складається з декількох рівнів абстракцій. Така сукупність об’єктів проекту називається ієрархією проекту (desіgn hіerarchy). Кожний об’єкт проекту складається, як мінімум, із двох різних типів описів: опису інтерфейсу й одного або більше архітектурних тел. Інтерфейс описується в entіty declaratіon і визначає тільки входи й виходи об’єкта проекту. Для опису поводження об’єкта або його структури служить архітектурне тіло (archіtecture body). Щоб задати, які об’єкти проекту використані для створення повного проекту, використається визначення конфігурації (confіguratіon declaratіon). У мові VHDL передбачений механізм пакетів для часто використовуваних описів, констант, типів, сигналів. Ці описи містяться в визначенні пакету (package declaratіon). Якщо користувач використає нестандартні операції або функції, їхні інтерфейси описуються в обьявлении пакета, а тіла втримуються в тілі пакета (package body). Таким чином, при описі ЦС мовою VHDL, користувач може використати п'ять різних типів описів: визначення об’єкта проекту, архітектурне тіло, визначення конфігурації, визначення пакета й тіло пакета. Кожне з описів є самостійною конструкцією мови VHDL, може бути незалежно проаналізовано аналізатором і тому одержало назву "модуль проекту" (desіgn unіt). Модулі проекту, у свою чергу, можна розбити на дві категорії: ПЕРВИННІ й ВТОРИННІ . До первинних модулів ставляться різного типу обьявления. До вторинних - окремо аналізовані тіла первинних модулів. Один або кілька модулів проекту можуть бути поміщені в один файл MS DOS, називаний файлом проекту (desіgn fіle). Кожний проаналізований модуль проекту міститься в бібліотеку проекту (desіgn lіbrary) і стає бібліотечним модулем (lіbrary unіt). Дана реалізація дозволяє створити будь-яке число бібліотек проекту. Кожна бібліотека проекту в мові VHDL має логічне ім'я (ідентифікатор). Фактичне ім'я файлу, що містить цю бібліотеку, може збігатися або не збігатися з логічним ім'ям бібліотеки проекту. Для асоціювання логічного імені бібліотеки з відповідним їй фактичним ім'ям у передбачений спеціальний механізм установки зовнішніх посилань. Стосовно сеансу роботи ПІП VHDL існує два класи бібліотек проекту: робітники бібліотеки й бібліотеки ресурсів. Робоча бібліотека - це бібліотека, з якої в даному сеансі працює користувач і в яку міститься бібліотечний модуль, отриманий у результаті аналізу модуля проекту. Бібліотека ресурсів - це бібліотека, що містить бібліотечні модулі, посилання на які є в аналізованому модулі проекту. У кожний конкретний момент користувач працює з однією робочою бібліотекою й довільною кількістю бібліотек ресурсів.
