
- •1. Общие положения
- •Характеристики универсальных микропроцессоров:
- •Организация внутренней памяти данных (озу) Преимущества разделения на банки:
- •Память программ
- •3. Аппаратные и программные средства микроконтроллера для обработки битовой информации
- •Сброс флагов запросов прерывания
- •5. Блок таймеров/счетчиков: назначение, структура, режимы работы, применение.
- •Режимы работы таймер/счетчик
- •6. Организация последовательного ввода/вывода в микроконтроллере.
- •7.Включение микроконтроллера в систему управления.
- •0, 1
- •3. Универсальные микропроцессоры
- •Основные функциональные регистры
- •Основные функциональные регистры -Сегментные регистры
- •Типы логического адресного пространства
- •Формирование линейного адреса
- •Формат селектора
- •Формат дескриптора
- •Обращение к глобальной таблице дескрипторов
- •Обращение к локальной таблице дескрипторов
- •Двухэтапное преобразование
- •Формат элемента ктс (таблицы страниц)
- •Структура tlb
- •Механизм замещения строк (lru)
- •Средства защиты должны предотвращать:
- •Обращение к более привилегированным программам через шлюз вызова
- •Структура дескриптора шлюза вызова
- •Для аппаратной поддержки многозадачности используется:
- •Содержимое tss:
- •Дополнительная часть tss:
- •Структура команды межсегментной передачи управления
- •Структура байта доступа в дескрипторе tss
- •Типы кэш памяти
- •Пример:
- •Порядок обработки прерываний
- •Рефлекторные действия процессора
- •Пример (для рефлекторного мк):
- •Типы прерываний
- •Определение адреса обработчика прерываний
- •Шлюзы ловушки и прерывания
- •Шлюз задачи
- •Регистр типов
- •Пример:
- •Время выполнения n-команд
- •Конфликты:
- •Структурные конфликты
- •Причины:
- •Пути решения для Запоминающих Устройств (зу):
- •Традиционные методы
- •Ограничения:
- •Ограничения:
- •Современные направления
- •Достоинства данного подхода:
- •Недостатки:
- •4. Структура и особенности функционирования современных микропроцессоров
Основные функциональные регистры -Сегментные регистры
При
работе МПв реальном режиме: в сегм
рег хранятся старш биты нач адр сегм
(ES,FS,GS– дополнительные регистры).
При работе МП в защищённом режиме: в сегм рег хранится селектор, основн часть которогоINDEXявл номером дескриптора описателя в соотв системной таблице.
Дескриптор (8 байт) содержит:
- 32-х разрядный базовый адрес сегмента;
- 20-и разрядное поле длины сегмента;
- доп информацию о сегменте (атрибуты).
Регистры FPU
Размер
порядка и мантиссы может быть плавающим,
под знак один бит.
Регистры данных
Регистры данных доступны по номеру, либо как единый СТЭК, указатель которого хранится в регистре состояний TOP.
Регистры тэгов
Регистры тэгов – определяют характер информации в регистре данных (достоверное значение [00], нулевое [01], не поддерживаемый формат [10], пусто)
Регистр управления управляет: Регистры состояний
округлением (к ближайшему значению, вверх, вниз); - TOP
точностью; - флаг стека;
длинной мантиссы (24, 53,64 разряда); - признаки результатов;
устанавливает маски прерываний от FPU - признаки ошибок.
Указатель данных и команд– содержит адреса команд и операнды вызвавшего ошибку FPU.
Системные регистры
Регистры управления Регистр CR0:
Бит PG–1/0 – вкл/выкл страничный механизм адресации
Бит PE(protectenabled) – включение защищённого режима (при =1). Защищённый режим:
защита по привил; - возможн мультипрограммн реж раб; - 32-х разрядная адресация.
Бит CD– 1 – запрещение заполнять КЭШ память при промахе/0–выкл.
Бит WP– 1 – защ от зап: запрет писать стран, помеченн какReadOnlyна люб ур привил/0–выкл.
Рг CR1:зарезервирован.
Рг CR2:р-р лин адр ош страницы.Сод лин адр, поступление кот вызвало отказ(Призн. отсутствие стр)
Рг
CR3:
Регистры системных адресов и сегментов
Предназначены для задания адресов специальных объектов в ОП.
Глобальная таблица дескрипторов (GDT)
Локальная таблица дескрипторов (LDT)
Сегмент состояния задачи (TSS)
Таблица дескрипторов прерываний (IDT)
LDTRиTRпредст собой селекторы, кот указыв на положен дескрипт сегментов, содержLDTи сегмент сост задачи, хранящ в глоб таблице дескрипторов (GDT).
Регистры отладки и тестирования
Регистр отладки– предназн для хранен лин адр-ов, контрольных точек сост МП в момент прерыв при отладки и управл процессом прерыв при отладке.
Регистр тестирования – использ при тесте КЭШ пам и буфера ассоциативн трансл стран адр (TLB).
Организация памяти. Физическое адресное пространство. Логическое адресное пространство (ЛАП): линейное, сегментированное, страничное, сегментно-страничное.
Физическая память– одномерный массив пронумерованных ячеек, номер ячейки - адрес ячейки (используют микросхемы для получения данных по адресу).
Программист имеет дело с логическим адресным пространством, которое организуется различным образом. При выполнении программы, логические адреса преобразуются в физические.
Типы логического адресного пространства
Линейное– одномерный массив ячеек, который совпадает с физическим адресным пространством (ФАП). Трансляции адреса НЕТ (используется для обращения к внешним устройствам).
Сегментированное линейное адресное пространство (ЛАП)– вся память разбивается на сегменты переменной длинны.Логический адрес = ID сегмента + смещение в сегменте. Трансляция адреса производится блоком сегментации MMU.
Страничное ЛАП– память делится на страницы фиксированной длинны:Адрес =ID страницы + смещение в странице. Трансляция адреса производится в блоке страничного преобразования адреса.
Сегментно-страничное образование ЛАП– память делится на сегменты, которые делятся на страницы:Логический адрес = ID сегмента + смещение в сегменте. При получении физического адреса проводится сегментное преобразование адреса, а затем страничное преобразования адреса.
Сегмент– это инстр прикладн программиста (сегм данн, кода, стека нужной длинны: определяем МЫ).
Страницы– инструмент сист программиста, на базе кот организ вирт пам, при этом обеспечив наиболее простой механизм обмена инф-и между ОП и внешн пам (тк данн много, то стр хран в пам на HDD, и мы оперируем страницей.).
Формирование физическ. адреса при Сегм стран ОП
Смещение в сегменте для данн вычисл-ся по заданному режиму адресации. Для команд – знач рег указателя команд EIP.
Структура логического адреса в сегментированном ЛАП. Селектор, дескриптор сегмента, смещение. Назначение и структура глобальной и локальных таблиц дескрипторов. Формирование линейного и физического адреса в сегментированном ЛАП. Кэширование дескрипторов.