Организация внутренней памяти данных (озу) Преимущества разделения на банки:

1. Сокращение адреса команды;

2. Быстрое переключ контекста задачи (сохр/восстан регистров), при обработки прерываний и вызова подпрограмм.

Память программ

Память программ адресуется с помощью 16-разрядной адресн шины с использ счетчика команд (PC) или инструкций, которые вырабатывают 16-разр адреса. Она имеет байтовую организацию и доступна только по чтению.

Обращен к внутр или внеш пам программ происходит автомат с использ аппаратн средств МК. При этом в зависимости от сост управляющего входаDEMAМКа вся память трактуется либо как только внешняя (приDEMA=0), либо как внутр, занимающая мл адр адресного пространства, и внешн, занимающ адр от ст адр внутр памяти до максFFFFh. С точки зрения программиста имеется только один масс пам программ объемом 64К байт.

Dema – внешний вывод.

Номер рабочего банка данных определяется разрядами RS0, RS1 регистра PSW.

SETB RS0; Б0 -> Б1

CLR RS0; Б1 -> Б0

Указатель стека SP. Указывает на последн заполн яч. Программно доступен. По сист сбросу зн SP=07.

Добавление записи: Увеличиваем указатель стека на 1, произходит запись. => стек располагается за 0 банком регистров. Переопределение положения стека MOV SP,#2FH (# - признак непосредственной адресации)

3. 3. Аппаратные и программные средства микроконтроллера для обработки битовой информации

Однокристальные микроконтроллеры (ОМК)– приборы, конструктивно выполненные в виде одной БИС и включают в себя все устройства, необходимые для реализации цифровой системы управления минимальной конфигурации (сотовый телефон, пульт, стиральная машина).

Аппаратные средства:

- АЛУ, допуск обработку битовой инф

• Битовый аккумулятор C(входит в АЛУ);

• Память данных с побитовой адресацией;

• Индивидуальная настройка каждого бита любого порта на ввод/вывод;

• Многие регистры имеют возможность адресовать отдельные биты некот спец рег, напр: SETBEA.

Программные средства:

• Команды работы с битами (SETBEA);

• Команды перехода по состоянию бита (JB,JNB).

Важной отличит чертой архитектуры МК-51 является мощная поддержка обработки одноразрядных данных.

Свойства МК51:

Регистры, допускающие побитовый доступ:

P0, P1, P2, P3, B, ACC, PSW, IP, IE, SCON, TCON

Отдельн прогр доступн биты могут быть усановл, сбош, проинверт, могут пересылаться и использ в логическ вычисл. Возможность в одной команде проанализировать состояние к.л. битовой перем (лин.порта) и выполн переход в зависим от рез-та этого анализа.

Итог:Отдельн булевый процессор, встроен в МК семейства МК51.

****Пояснения:

Индивидуальная настройка каждого бита любого порта на ввод/вывод:

Порты P0-P3 можно настраив для вв/выв информации. Настройка возможна и для отдельн линий порта. Кажд порт имеет внутр буфер-защелку.P1-P3 на вход – Защелка=1

X

Y

Датчик 0

Датчик 1

Датчик 2

Z

Разрешение приема

Управляющее воздействие

Подтверждение приема

Структурная схема микропроцессорного устройства обработки битовой информации

4. 4. Система прерывания

Организация обработки прерыв в омк МК-51 - одна из важн особ, отлич от универс МК. Наличие на кристалле раз­витых средств обработки прерываний во многом обусловлено основной областью применения однокристальных микроконтроллеров – встраиваемые устройства управления.

Система прерываний МК-51 позволяет обрабат до 5 запросов на прерыв: 2 внешн прер (вх INT0/INT1(линии порта Р3.2 и Р3.3 соотв)), 2 прер от Т/С (Т/С0иТ/С1)и прер от послед порта. Прохождение люб запроса прер может быть запр ("0" соотв бита рег маскиIE.БитEAэтого ре­г запрещ все прер в МК.

Кажд прер в рег приоритетов IPназнач высокий или низкий уровень приоритета.

Вызов обработч прерывания, принятого к обслуж, заключ в передаче управл по фикс адр пам прогр. При этом в стеке запоминается адр возврата в прерванную прогр и аппаратно запрещаются прер-ия, имеющие тот же уровень приоритета, что и обслуживаемое прер. Обработчик прер должен завершаться ком IRET, по кот восстанавл логика приоритетов пре­ры­в и в прогр счетчикPCиз стека занос адр возв­р.

IT0, IT1– настройка установки флагов прерываний (HiLowили поLowуровню сигналов)

TF0, TF1– флаги прерываний счетчиковРегистр SCON– регистр последовательного порта

TI=1– последовательный порт завершил передачу

RI=1– устанавливается после завершения приема через последовательный порт.

Кажд вид прер индивид разреш/запрещ установкой или сбросом соотв бит рег разрешения прер IE. Этот регистр содержит также и бит общего запрещения всех прерываний.

Кажд виду прер может быть программно присвоен низший или высший приоритет.

Настройка приоритетов осущ уст/сбросом соотв бита рег-ра приор прер IP (р-р приорит прерывания).

При одновременном поступлении запросов прер от источн, имеющих различн приор, сначала обрабат запрос от более приор источника. В случае одноврем поступл неск запросов на прерывания с одинаковым приор - порядок их обработки определяется аппаратн ср-ми МК и не м.б. изм программно. Послед опроса флагов запросов прер: IT0  TF0  IT1  TF1  (RI,TI)

При входе в обработчик прерываний запросы того же или более низкого уровня запрещаются

Когда прер принято к обслуживанию, в стек записыв адр возврата в осн программу(занос автом-ки).

Стек располаг в ОП и по умолч ук-ль стека=7и запись начин с 8-го байта,длина адр возвр=2 байт

Затем в «счетчик команд» заносится адрес первой команды обработчика прерываний принятого к обслуживанию (адреса фиксированы (см. схему)). Дальше выполняется обработчик и по команде RETIпроисходит возврат.

При входе в обработчик прерывания, запрещаются прерывания того же и более низких (Low) уровней прерываний.

Регистр IE– регистр разрешения прерывания (регистр маски)

Каждый вид прерывания индивидуально разрешается или запрещается установкой или сбросом соответствующих бит регистра разрешения прерывания IE. Этот регистр содержит также и бит общего запрещения всех прерываний.

Мнемоника бита	Позиция в регистре	Функция
EA	IE.7	Запрет прерывания от всех источников
—	IE.6	Не используется
—	IE.5	Не используется
ES	IE.4	Запрет прерывания от последовательного порта
ET1	IE.3	Запрет прерывания от таймера/счетчика T/C1
EX1	IE.2	Запрет прерывания от внешнего источника INT1
ET0	IE.1	Запрет прерывания от таймера/счетчика T/C0
EX0	IE.0	Запрет прерывания от внешнего источника INT0

Каждому виду прерывания может быть программно присвоен один из двух возможных приоритетов:

• 0 – низший

• 1 – высший.

Настройка приоритетов осуществляется установкой или сбросом соответствующего бита регистра приоритетов прерываний IP.

Регистр IP– регистр приоритетов прерывания.

Мнемоника бита	Позиция в регистре	Функция
—	IP.7	Не используется
—	IP.6	Не используется
—	IP.5	Не используется
PS	IP.4	Приоритет прерывания от последовательного порта
PT1	IP.3	Приоритет прерывания от таймера/счетчика T/C1
PX1	IP.2	Приоритет прерывания от внешнего источника INT1
PT0	IP.1	Приоритет прерывания от таймера/счетчика T/C0
PX0	IP.0	Приоритет прерывания от внешнего источника INT0