Традиционные методы

1. Повышение частоты МП за счёт увеличения количества ступеней конвейера:

Ограничения:

• Физические и технологические

• Конфликты в конвейере

2. Увеличение количества конвейеров в МП, путём введения дополнительных исполнительных устройств.

Ограничения:

• Рост производительности не пропорционален количеству конвейеров

• Сложная система управления распараллеливания команд на МП.

Современные направления

1. Многонитевые архитектуры SMT (нить – задача). Если одна задача не способна загрузить микропроцессор, то будем брать информацию из других задач (это должно быть реализовано на кристалле), это позволяет более равномерно загрузить ресурсы МП. (Alpha,P4)

2. CMP(ChipMultiProcessor). Мультиплексирование на уровне кристалла (2 МП на кристалле).

3. EPIC– процессор с явным параллелизмом в системе команд. Распараллеливание алгоритма, между исполнительными модулями, производится компилятором на этапе создания машинного кода. Команды объединяются в связки и не конкурируют между собой за ресурсы МП. При этом упрощается блок управления на кристалле. Типичным представителем этой архитектуры является микропроцессорItanium.

1. При компиляции он формирует "связку" длиною в 128 разрядов. Связка содержит 3 команды и шаблон длиной в несколько бит, в котором указываются зависимости между командами (можно ли с первой командой запустить параллельно вторую, или же вторая команда должна выполниться только после первой), а также между другими связками (можно ли с командой три из первой связки запустить параллельно команду четыре из второй связки). Одна такая связка, состоящая из трех команд, соответствует набору из трех функциональных устройств процессора.

2. Предикатное исполнение (команда + предикат), т.е. по какой ветви идёт исполнение.

Команды из разных ветвей программы снабжаются предикатами и выполняются параллельно.

Достоинства данного подхода:

• упрощается архитектура процессора; вместо распараллеливающей логики на EPIC-процессоре можно разместить больше регистров, функциональных устройств;

• процессор не тратит время на анализ потока команд;

• возможности процессора по анализу программы во время выполнения ограничены сравнительно небольшим участком программы, тогда как компилятор способен произвести анализ по всей программе;

• если некоторая программа должна запускаться многократно, выгоднее распараллелить ее один раз (при компиляции), а не каждый раз, когда она исполняется на процессоре.

Недостатки:

• компилятор производит статический анализ программы, раз и навсегда планируя вычисления. Однако, даже при небольшом изменении начальных данных, путь выполнения программы сколь угодно сильно изменяется;

• сильно увеличивается сложность компиляторов. Значит, увеличиваются число ошибок в них и время компиляции. Еще более увеличится сложность отладки, так как отлаживать придется оптимизированный параллельный код.

15. Отличительные черты МП с RISC-архитектурой.

RISC

Особенности архитектуры RISC МП

Правило 80/20– 80% программы пишется с использованием 20% системы команд (80% процессорного времени тратится на выполнение 20% команд). Поэтому выберем минимальное количество команд и сделаем их более быстрыми.

Базовые принципы RISC архитектуры

1. Любая операция, вне зависимости от её типа, должна выполняться за 1 такт;

2. Система команд должна содержать минимальное количество наиболее часто используемых инструкций одинаковой длины

3. Операции обработки данных образуются только в формате Регистр-Регистр. Обмен между регистрами и памятью выполняется только с помощью команды Загрузки-Записи.

4. Состав системы команд должен быть удобен для компиляции операторов языков высокого уровня.

Следствие:

1. Большое количество Регистров в МП

2. Большой объём КЭШ памяти

3. Небольшое число режимов адресации.

Развитие принципов архитектуры

1. Вместо выполнения команды за 1 такт, используется требование: получение результата в очередном такте работы, т.е. конвейерная обработка;

2. Использование не одного, а ограниченного количества наборов команд;

3. Расширение системы команд от 50 до 100 (120) команд.

Примеры RISC МП:

1. PowerPC

2. Alpha 21264

Выводы:

1. Сокращённая система команд;

2. Наиболее часто встречаемые команды, остальные выполняются с помощью подпрограмм

3. Все вычисления происходят в МП, а данные берутся из памяти.

Вопросы к экзамену по курсу “МП системы»

1. Общие положения

1. (стр. 1) Микропроцессор и его архитектура.

2. (стр. 1) Типы МП БИС

3. (стр. 2) Универсальные микропроцессоры и их основные характеристики.

4. (стр. 2) Однокристальные микроконтроллеры: особенности архитектуры, основные характеристики, область применения.

2. Однокристальные микроконтроллеры

1. (стр. 3) Структура микроконтроллера типа МК-51. Основные функциональные блоки и их назн.

2. (стр. 4) Организация памяти программ и памяти данных.

3. (стр. 5) Аппаратные и программные средства микроконтроллера для обработки битовой информ

4. (стр. 6) Система прерывания.

5. (стр. 8) Блок таймеров/счетчиков: назначение, структура, режимы работы, применение.

6. (стр. 10) Организация последовательного ввода/вывода в микроконтроллере.

7. (стр. 11) Включение микроконтроллера в систему управления.

3. Универсальные микропроцессоры

1. (стр. 12) Структура универсального МП. Основные функциональные блоки и их назначение.

2. (стр. 13) Регистровая структура 32-разрядного универсального МП.

3. Организация памяти. Физическое адресное пространство. Логическое адресное пространство (ЛАП): линейное, сегментированное, страничное, сегментно-страничное.

4. Структура логического адреса в сегментированном ЛАП. Селектор, дескриптор сегмента, смещение. Назначение и структура глобальной и локальных таблиц дескрипторов. Формирован линейного и физического адреса в сегментированном ЛАП. Кэширование дескрипт.

5. Структура расширенного кода команды x86. Вычисление процессором смещения.

6. Виртуальная память. Страничное ЛАП. Структура линейного адреса в страничном ЛАП. Назначение каталога таблиц страниц и таблиц страниц.

7. Трансляция линейного адреса в физический при страничной организации памяти. Структура элемента каталога таблиц страниц и элемента таблицы страниц. Буфер ассоциативной трансляции: назначение, структура, механизм замещения.

8. Механизмы защиты в 32-разрядном микропроцессоре. Защита при управлении памятью. Защита по привилегиям. Механизмы передачи управления между программами на разных уровнях привилегий. Шлюз вызова.

9. Многозадачный режим работы микропроцессора, аппаратные средства поддержки многозадачности: регистр задачи, дескриптор сегмента состояния задачи, сегмент состояния задачи. Механизм переключения задач.

10. Назначение, принципы работы и организация кэш-памяти. Типы кэш-памяти. Способы организации кэширования (сквозная и обратная запись). Организация внутренней кэш-памяти.

11. Прерывания и исключения в МПС. Функционирование микропроцессора при обработке прерываний и исключений. Таблица векторов прерываний. Дескрипторная таблица прерываний.

12. Аппаратные прерывания в микропроцессорных системах. Источники аппаратных прерываний в стандартной конфигурации МПС. Контроллер приоритетных прерываний (КПП): функции, структура и алгоритм работы. Включение КПП в структуру микропроцессорной системы. Каскадное включение контроллеров приоритетных прерываний.