14. Память vc ram

  Идея архитектуры памяти с виртуальными каналами (VirtualChannel Memory Architecture, не путать с виртуальной памятью!) заключается в помещении между массивом запоминающих ячеек и внешним интерфейсом микросхемы памяти набора канальных буферов. При этом операции обмена данными разделяются на два процесса: «фасадный» обмен данными с каналами и «тыловой» обмен между каналами и массивом запоминающих ячеек. Оба процесса выполняются по командам со стороны внешнего интерфейса почти независимо друг от друга. Архитектура виртуальных каналов приложима к памяти любого типа, включая ПЗУ и флэш-память, но наиболее интересна она в приложении к динамической памяти — VC DRAM.         Устройство VC DRAM рассмотрим на примере микросхем емкостью 128 Мбит, на которых строятся выпускаемые модули DIMM VC DRAM. По интерфейсу (составу и уровням сигналов) микросхемы и модули VC DRAM аналогичны обычным микросхемам SDRAM, но отличаются системой команд. Микросхемы имеют такую же внешнюю организацию по 4,8 или 16 бит данных, но совершенно иную внутреннюю архитектуру. Они имеют две матрицы (два банка) запоминающих ячеек размером 8К х 8К, то есть каждая строка имеет объем 8К бит и состоит из четырех сегментов размером по 2К бит. Между матрицами и внешним интерфейсом имеется 16 канальных буферов, каждый объемом 2К бит. За одно обращение к матрице выполняется параллельная передача 2К бит данных между одним из буферов и сегментом выбранной строки. Это «тыловой» обмен реализуют команды PRF (Prefetch — чтение массива в буфер) и RST (Restore — сохранение буфера в массиве), в которых микросхеме указывается номер банка, номер сегмента и номер канала. Предварительно командой ACT должна быть активирована требуемая строка матрицы (при подаче этой команды задается банк и адрес строки). Деактивация строк (предварительный заряд) может быть автоматической, сразу после выполнения обращений к массиву (для этого имеются специальные команды предвыборки и сохранения — PRFA и RSTA) или же по специальным командам, деактивирующим выбранный банк или оба банка сразу. Регенерация VC DRAM выполняется так же, как и в SDRAM, — либо периодической подачей команд REF (авторегенерация по внутреннему счетчику адреса регенерируемых строк), либо в энергосберегающем режиме саморегенерации, в который микросхемы переходят по команде SELF.

14. Принцип организации устройств обработки цифровой информации.

Основным устройством обработки информации в ЭВМ является арифметико-логическое устройство (АЛУ). АЛУ выполняет все логические операции (логическое умножение - операция «И», логическое сложение - операция «ИЛИ», логическое отрицание - операция «НЕ»), а также арифметические операции над данными, представленными в виде двоичных кодов (нулей и единиц). Так как выполнение самых сложных действий в ЭВМ сводится к большому числу простейших арифметических и логических операций, производительность процессора при выполнении простейших операций определяет быстродействие ЭВМ. В ЭВМ арифметико-логическое устройство объединено с управляющими устройствами в единую схему - процессор, представляющий собой микросхему с большим числом контактов. Для ускорения работы процессора при выполнении математических вычислений обычно используется специальное устройство - сопроцессор, конструктивно встроенный в микросхему процессора.