4 Билет.

1) Буферный регистр памяти (12 разрядов) служит буфером между основными регистрами процессора и оперативной памятью. Регистр содержит адрес ячейки памяти, которая в данный момент выбирается для считывания или записи.Буферный регистр памяти ( SBR) - служит для хранения данных во время операций записи в основную память и чтения из нее.хранит в себе все данные, которые необходимо записать в память машины. Адресный регистр памяти (MAR) содержит адрес ячейки памяти, по которому должна выполняться операция чтения или записи.  Многоуровневая система прерывания программ применяется в управляющих ЦВМ, в основном, для диспетчеризации работы вклинивающихся подпрограмм обмена информацией с разнотипными внешними абонентами, обладающими различной производительностью и длительностью хранения информации в буферных регистрах памяти.внутри этого класса заявок допускаются прерывания в соответствии с установленными приоритетами и, кроме то го, все заявки с абсолютными приоритетами прерывают обслуживание заявок с низшими приоритетами, которые обслуживаются в порядке относительного приоритета. Базовые логические и функциональные элементы модулей ЭВМ Электроника 100И построены на интегральных схемах. Блок основных регистров процессора включает в себя регистр накопительный, счетчик команд, буферный регистр памяти, регистр адреса. Устройство управления передает управление микропрограммами той микропрограмме, которая будет выполнять операцию в соответствии с установленным кодом. Микропрограмма ЗАГРУЗИТЬ вызывает передачу информации из ячейки памяти, адрес которой указан в поле адреса команды, в буферный регистр памяти, а затем в накапливающий регистр. Затем управление передается устройству управления для выборки и декодирования следующей команды в машинном коде. Микропрограмма СЛОЖИТЬ выполняет очистку сумматора и затем производит сложение содержимого накапливающего регистра с содержимым ячейки основной памяти, адрес которой указан в команде. Результат сложения заносится в накапливающий регистр, и управление переходит к. Микропрограмма ЗАПИСАТЬ В ПАМЯТЬ выполняется аналогично другим микропрограммам и вызывает передачу информации от накапливающего регистра в ячейку памяти, указанную в команде.  Контроллеры выполняют функции управления отдельными блоками МП-системы, передачи и хранения информации на выходе некоторых устройств, выбора нужной БИС памяти, усиления электрической мощности сигналов. Контроллер ввода - вывода ( КВВ) служит для связи с разными типами периферийных устройств и содержит узлы, которые в соответствии с заданным алгоритмом выбирают для обмена информацией одно из ПУ либо преобразуют последовательный код с системных шин в параллельный, и наоборот. В простейшем случае КВВ представляет собой буферный регистр памяти, называемый портом. Для работы МП необходима схема синхронизации ( СС), вырабатывающая непрерывную последовательность тактирующих импульсов. Выбор названий большинства регистров, изображенных на рис. 4.1, должен стать очевидным. Регистры СРР ( ConstantPoolPointer - указатель набора констант), LV ( LocalVariablepointer - указатель фрейма локальных переменных) и SP ( StackPointer - указатель стека) содержат указатели адресов набора констант, фрейма локальных переменных и верхнего элемента в стеке соответственно, а регистр PC ( ProgramCounter - счетчик команд) содержит адрес байта, который нужно вызвать следующим из потока команд. Регистр MBR ( MemoryBufferRegister - буферный регистр памяти) - это 1-байтовый регистр, который содержит байты потока команд, поступающих из памяти для интерпретации.

2)Сигнал Power_Good

Уровень напряжения сигнала PowerGood — около +5 В (нормальной считается величина от +3 до +6 В). Он вырабатывается блоком питания после выполнения внутренних проверок и выхода на номинальный режим и обычно появляется через 0,1-0,5 с после включения ком­пьютера. Сигнал подается на системную плату, где микросхемой тактового генератора фор­мируется сигнал начальной установки процессора При отсутствии сигнала Power_Good микросхема тактового генератора постоянно подает на процессор сигнал начальной установки, не позволяя компьютеру работать при "нештатном" или нестабильном напряжении питания. Когда сигнал Power_Good подается на генератор, сигнал начальной установки процессора отключается и начинается выполнение программы, записанной по адресу: FFFF:0000 (обычно — в ROM BIOS). Если выходные напряжения блока питания не соответствуют номинальным (например, при снижении напряжения в сети), сигнал Power_Good отключается и процессор автоматиче­ски перезапускается. При восстановлении выходных напряжений снова формируется сигнал PowerGood, и компьютер начинает работать так, как будто его только что включили. Благо­даря быстрому отключению сигнала Power_Good компьютер "не успевает заметить" непола­док в системе питания, поскольку он останавливает работу раньше, чем могут появиться ошибки четности и другие проблемы, связанные с неустойчивостью напряжения питания. В компьютерах, выпущенных до появления стандарта АТХ, сигнал Power_Good поступает на системную плату через контакт Р8-1 разъема блока питания. В соответствии со стандартом АТХ сигнал Power_Good поступает через контакт 8 20-контактного разъема блока питания В правильно спроектированном блоке питания выдача сигнала PowerGood задерживает­ся до стабилизации напряжений во всех цепях после включения компьютера В плохо спроек­тированных блоках питания (которые устанавливаются во многих дешевых моделях) задерж­ка сигнала Power_Good часто недостаточна, и процессор начинает работать слишком рано. Обычно задержка сигнала Power_Good составляет 0,1-0,5 с. В некоторых компьютерах ран­няя подача сигналаPower_Good приводит к искажению содержимого CMOS-памяти. Компьютерный блок питания для настольного компьютера стандарта PC, персонального или игрового, согласно спецификации ATX 2.x, должен обеспечивать выходные напряжения ±5, ±12, +3,3. 3.3V обеспечивает питание материнской платы в дежурном режиме. Напряжение +3,3 Вв блоке питания формируется из напряжения +5 В, а потому существует ограничение суммарной потребляемой мощности по ±5 и +3,3 В.