17 Билет.

1 ) Генератор тактовой частоты(генератор тактовых импульсов) генерирует электрические импульсы заданной частоты (обычно прямоугольной формы) для синхронизации различных процессов в цифровых устройствах — ЭВМ.можно, например, измерять временные интервалы.В несложных конструкциях, не критичных к стабильности тактового генератора, часто используется последовательное включение нескольких инверторов через RC-цепь (резистор-конденсатор). Частота колебаний зависит от номиналов резистора и конденсатора.минус данной конструкции — низкая стабильность. Плюс — предельная простота.С кварцевым резонатором (генератор подключается ко входам резонатора): Обеспечивает умножение/ деление исходной частоты. Кроме тактовки процессора в обязанности тактового генератора входит организация циклов системной шины. Поэтому его работа часто тесно связана с циклами обновления памяти, контроллером ПДП и дешифратором сигналов состояния процессора. Системная шина и микропроцессор должны работать на одной частоте, ее вырабатывает системный генератор, который задает сигналы синхронизации, все сигналы синхронизации передаются по управляющей шине.

2) Автономные ИП- электропитания источник электрической энергии, необходимой для работы схем и устройств, не связанных с линиями электропередачи. Различают А. и. э., конструктивно объединённые с потребителем например, гальванические или аккумуляторные батареи в малогабаритных радиоприёмниках и карманных электрических фонариках, солнечные батареи на искусственных спутниках Земли, стартёрные и тяговые аккумуляторные батареи на транспорте и т.д.), и выносного типа, не связанные с потребителем (например, Передвижная электростанция, Энергопоезд и др.).

18 Билет.

1) Регистры приема/передачиЗа приём байтов в асинхронном режиме отвечает асинхронный приёмник модуля. Для приёма байта в нём реализованы два регистра:RSR - приёмный сдвиговый регистр, выполняет побитовый приём данных с вывода RX, преобразует их в байт и помещает в регистр RCREG. Программно не доступен.RCREG - приёмный буфер, в который помещаются поступающие байты данных. Представляет собой двухуровневый FIFO-буфер и может принять два байта данных, которые считываются из него в порядке поступления, при этом в регистр RSR в тот же момент времени может приниматься третий байт. Данные считываются из регистра RCREG программно. За передачу байтов в асинхронном режиме отвечает асинхронный передатчик модуля. Для передачи байта в нем реализованы следующие регистры: TXREG - передающий буфер, в который программно загружается байт для передачи. TSR - передающий сдвиговый регистр, который побитово выдаёт загруженный в него байт на вывод TX модуля. Этот регистр является программно недоступным. Байт загружается в TSR из регистра TXREG либо после того, как передан последний стоп-бит предыдущего байта, либо после установки бита TXEN регистра TXSTA, если он до этого был сброшен.

2) Расчет потери напряжения.

Билет 19

1)Сверхоперативная память, назначение, структура, подключение к ЦП (КЭШ)

Кэш — промежуточный буфер с быстрым доступом, содержащий копию той информации, которая хранится в памяти с менее быстрым доступом, но с наибольшей вероятностью может быть оттуда запрошена. Доступ к данным в кэше идёт быстрее, чем выборка исходных данных из медленной памяти или их перевычисление, что делает среднее время доступа короче. (около 4-16 Мбайт)Кэш-память построена на триггерах, которые, в свою очередь, состоят из транзисторов. Группа транзисторов занимает гораздо больше места, нежели те же самые конденсаторы, из которых состоит оперативная память. Применение СОЗУ в иерархической памяти ЭВМ может обеспечить повышение производительности ЭВМ за счет снижения среднего времени обращения к памяти  при условии, что время цикла СОЗУ  будет (значительно) меньше времени цикла ОЗУ . Кэширование применяется ЦПУ, жёсткими дисками, браузерами и веб-серверами. Кэш состоит из набора записей. Каждая запись ассоциирована с элементом данных или блоком данных (небольшой части данных), которая является копией элемента данных в основной памяти. Каждая запись имеет идентификатор, определяющий соответствие между элементами данных в кэше и их копиями в основной памяти. Если кэш ограничен в объёме, то при промахе может быть принято решение отбросить некоторую запись для освобождения пространства. Для выбора отбрасываемой записи используются разные алгоритмы вытеснения. СОЗУ с прямым доступом (POH — регистры общего назначения) получило широкое распространение в большинстве современных ЭВМ. Фактически РОН — это небольшая регистровая намять, доступ к которой осуществляется специальными командами.  Применение СОЗУ с ассоциативным доступом позволяет автоматизировать процесс размещения данных в СОЗУ, обеспечивая "подмену" активных в данный момент ячеек ОЗУ ячейками СОЗУ.  Принцип ассоциативного доступа состоит в следующем. Накопитель ассоциативного запоминающего устройства (АЗУ) разбит на два поля — информационное и признаков. Кэш-память имеет небольшой объем и размещается непосредственно на процессорном кристалле. Ее скорость работы гораздо выше, чем у динамической памяти (модули ОЗУ), но ниже, чем работают регистры общего назначения (РОН) центрального процессора. Впервые кэш-память появилась на 386-х компьютерах и располагалась она на материнской плате.

Структура записи в кэше

Типичная структура записи в КЭШе

Блок данных-тэг-индекс-смещение-бит актуальности

Современные процессоры, оснащены кэшем, который состоит, зачастую из 2 –ух или 3-ёх уровней. Кэш первого уровня (L1) – наиболее быстрый уровень кэш-памяти, который работает напрямую с ядром процессора,Кэш второго уровня (L2) – второй уровень более масштабный, нежели первый, но в результате, обладает меньшими «скоростными характеристиками».Кэш третьего уровня (L3) – третий уровень, опять же, более медленный, нежели два предыдущих. Но всё равно он гораздо быстрее, нежели оперативная память. Объём кэша L3 в i7-3770K составляет 8 Мбайт.

2)Способ возбуждения инвертора в импульсном БП с помощью TL 494

В качестве схемы управления используется микросхема типа TL494CN, выпускаемая фирмой TEXAS INSTRUMENT. Она специально разработана для управления силовой частью ИБП.содержит - генератор пилообразного напряжения DA6; частота ГПН определяется номиналами резистора и конденсатора, подключенных к 5-му и 6-му выводам, и в рассматриваемом классе БП выбирается равной примерно 60 кГц;

- источник опорного стабилизированного напряжения DA5 (Uref=+5B) с внешним выходом (вывод 14);

- компаратор "мертвой зоны" DA1;

- компаратор ШИМ DA2;

- усилитель ошибки по напряжению DA3;

- усилитель ошибки по сигналу ограничения тока DA4;

- два выходных транзистора VT1 и VT2 с открытыми коллекторами и эмиттерами;

- динамический двухтактный D-триггер в режиме деления частоты на 2 - DD2;

- вспомогательные логические элементы DD1 (2-ИЛИ), DD3 (2-Й), DD4 (2-Й), DD5 (2-ИЛИ-НЕ), DD6 (2-ИЛИ-НЕ), DD7 (НЕ);

- источник постоянного напряжения с номиналом 0.1B DA7;

- источник постоянного тока с номиналом 0,7мА DA8.

Схема управления будет запускаться, т.е. на 8 и 11 выводах появятся последовательности импульсов в том случае, если на вывод 12 подать любое питающее напряжение, уровень которого находится в диапазоне от +7 до +40 В.

Всю совокупность функциональных узлов, входящих в состав ИМС TL494, можно условно разбить на цифровую и аналоговую часть (цифровой и аналоговый тракты прохождения сигналов).

К аналоговой части относятся усилители ошибок DA3, DA4, компараторы DA1, DA2, генератор пилообразного напряжения DA6, а также вспомогательные источники DA5, DA7, DA8. Все остальные элементы, в том числе и выходные транзисторы, образуют цифровую часть (цифровой тракт).

Наш аналог (КР1114ЕУ4) Микросхема представляет собой многофункциональную схему управления

источником вторичного электропитания (двухтактный ШИМ-контроллер). ИС

выполняет следующие функции: формирование опорного напряжения, усиление

сигнала рассоглосования, формирование пилообразного напряжения, широтно-

импульсную модуляцию, формирование двухтактного выхода, защиту от сквозных

токов, защиту от перегрузок, обеспечение "мягкого" запуска. Корпус типа 238.16-2,

масса не более 1,5 г Допускается подключение нагрузки в цепь коллектора или эмиттера выходных

транзисторов. При включении нагрузки в цепь эмиттера выходных транзисторов

остаточное напряжение не превышает 3 В при Iвых=200 мА. Допускается

параллельная работа выходных транзисторов на общую нагрузку. Для

осуществления синхронной работы выходных транзисторов и увеличения выходного

тока до 0,4 А необходимо соеденить вывод 13 с общей шиной. Допускается

использовать источник опорного наряжения в качестве маломощного стабилизатора

фиксированного напряжения с выходным током до 5 мА. Допускается изменение

коэффициентов усиления и частотной коррекции с помощью резисторов и

конденсаторов, включаемых между выходом усилителей (вывод 3) и их входами

(выводы 1,2 и 15,16). При этом выходной ток усилителей не должен превышать 1 мА,

а входной 0,3 мА. Допускается монтаж ИС в аппаратуру 2 раза, демонтаж 1 раз.

Допустимое значение статического потенциала 200 В

Билет 20

1) Периферийный адаптер связи

Это   средство сопряжения различных устройств компьютера, в том числе использующих различные способы.представления данных.

Виды адаптеров:

- «канал-канал» - устройство, обеспечивающее связь двух каналов одного и того же или разных компьютеров для обмена данными - «адаптер-адаптер», обеспечивающий присоединение к процессору одной или нескольких линий связи и др. - «видеоадаптер» - «групповой адаптер-адаптер» - обеспечивающий взаимодействие компьютера с несколькими каналами передачи данных и многими пользователями) - «интегрированный адаптер-адаптер» - являющийся составной частью центрального процессора и обеспечивающий его соединение с конкретным внешним устройством без использования блока управления и стандартного интерфейса ввода-вывода;— периферийный адаптер — адаптер периферийного устройства (накопителя, принтера, манипулятора и т.п.), обеспечивающий его сопряжение с компьютером - «сетевой адаптер» - адаптер, предназначенный для упрощенного подсоединения к ПК большого числа периферийных устройств с использованием стандарта внешней шины USB. Название «сетевой» обусловлено тем, что данный адаптер предусматривает архитектуру подключения периферийных устройств («узлов») к ПК через систему концентраторов, которые могут каскадироваться, образуя древовидную сетевую структуру типа «звезда» 2) расчет проводов в трех фазной системе