2. Основные характеристики стандарта pcIe.

- PCI 32/64 разрядная

- есть линии прерывания, орбитрации

- х1 – передача идет по одной линии (дуплексная)

- каждая линия – сигнал + инверсный сигнал

- х1, х2, х4, х8, х16, х32 – все каналы последовательные

- LVDS – низкоуровневый помехоустойчивый сигнал

3. Механизмы замещения в кэш памяти.

Алгоритмы замещения:

1. Замещение наиболее ровно используемых данных

2. Замещение последних данных (частоиспользуемые остаются)

3. Случайны алгоритм замещения данных

4. Сегментированный ЛРУ – выделяется 2 сегмента: пробный и защищенный. Строки упорядочены от частоиспользуемых к малосипользуемым.

№7

1. Классификация микропроцессоров по типу используемых инструкций. CISC процессоры.

2. Основные характеристики стандарта InfiniBand.

3. Метод доступа к памяти: последовательный доступ, прямой доступ, произвольный доступ, ассоциативный доступ.

1.По типу используемых инструкций микроконтроллеры делятся на два типа: RISC и CISC

RISC – Restricted Instruction Set Computer – сокращенный набор команд

CISC - Complex Instruction Set Computer – расширенный набор команд

CISC. Процессоры, где выполняется несколько низкоуровневых операций в течение выполнения одной инструкции. Большой набор команд, включающий редко используемые. Большое количество последовательных адресаций, включая косвенную.

Большое число форматов команд разной разрядности.

2.InfiniBand – наиболее массовая сеть для Супер ЭВМ. Подобно PCI Express, Infiniband использует двунаправленную последовательную шину.

Задержка 65 нс, Базовая скорость – 2,5 ГБит/с в обоих направлениях.

3. Типа доступа к памяти:

- произвольный доступ (random access) – доступ, при котором предполагается возможность обратиться к любому элементу последовательности данных за равные промежутки времени.

-прямой доступ (direct access) – последовательность обмена данными от заданного начального адреса до конечного адреса, определяемого числом данных. В МП DA организуется специальный центральный DMA-контроллер. Доступ осуществляется независимо от работы МП.

- последовательный доступ – доступ к группе элементов в заданном порядке. В каждый момент времени можно обратиться только к 1ому элементу структуры. Считывается и записывается весь блок данных.

- ассоциативный доступ – доступ, при котором место хранения информации определяется ключом поиска. Каждому элементу памяти соответствует свой ключ поиска.

БОБКОВ - МУДАК!

№8

1. RISC процессоры. Определение, характеристики. Основные достоинства и недостатки. Сравнение с другими архитектурами.

2. Стандарт CAN, основные характеристики, области применения.

3. Секционно-ассоциативная кэш-память: алгоритм выбора секций, механизм обратной записи (write-back), механизм сквозной записи (write-through).

1. RISC(reduced instruction set computing) - архитектура процессора с сокращенным набором команд.

• Основана на сокращенном наборе инструкций, обеспечивающем большую производительность за счет более быстрого выполнения инструкций.

• Фиксированный формат инструкций.

• Возможна реализация оптимизирующего компилятора (большой регистровый файл; конвейерное выполнение инструкций).

• Упрощенная адресация (невозможно переписать содержание одной ячейки памяти в другую).

• Выровненные адреса операндов (выравнивание по границе младших адресов).

• Суперскалярность (возможность одновременного выполнения нескольких непротиворечивых инструкций).

2. CAN (controller area network) – разработан в 1980 году фирмой Bosch для автомобильных приложений.

• Передача ведётся кадрами (frame). Полезная информация в кадре состоит из идентификатора длиной 11 бит (стандартный формат) или 29 бит (расширенный формат) и поля данных длиной от 0 до 8 байт. Идентификатор говорит о содержимом пакета и служит для определения приоритета при попытке одновременной передачи несколькими сетевыми узлами

• Логические уровни на шине определяются как доминантный (dominant, соответствует уровню логического 0) и рецессивный (recessive, соответствует уровню логической 1).

• Сообщения, передаваемые по шине, не содержат прямого указания адреса сообщения. Идентификатор определяет только приоритет сообщения и его обозначение. Все CAN - узлы на шине читают одну и ту же информацию и каждый узел решает, принять ли данное сообщение или игнорировать его. Сообщение, передаваемое для нескольких узлов, принимается ими одновременно.

• При свободной шине любой узел может начинать передачу в любой момент. В случае одновременной передачи кадров двумя и более узлами проходит арбитраж доступа: передавая адрес источника, узел одновременно проверяет состояние шины. Если при передаче рецессивного бита принимается доминантный — считается, что другой узел передаёт сообщение с большим приоритетом и передача откладывается до освобождения шины. Таким образом, в CAN не происходит непроизводительной потери пропускной способности канала при коллизиях. Недостаток: вероятность того, что сообщения с низким приоритетом никогда не будут переданы

• Протокол CAN обладает развитой системой обнаружения и сигнализации ошибок. Для этих целей используется поразрядный контроль, прямое заполнение битового потока, проверка пакета сообщения CRC-полиномом, контроль формы пакета сообщений, подтверждение правильного приема пакета данных. Вероятность необнаруженной ошибки 4.7*10-11.

• Предельная скорость - 1 Мбит/с.

• Предназначен для организации высоконадежных недорогих каналов связи в распределенных системах управления.. Позволяет строить как дешевые мультиплексные каналы, так и высокоскоростные сети.

3.

Механизм сквозной записи (write-through) – одновременно с записью в кэш происходит запись в ОЗУ.

Механизм обратной записи (write-back) – запись в ОЗУ не происходит до тех пор, пока другому устройству не потребуются эти данные. Осуществляется с помощью bus snooping(устройство синхронизации отслеживает все циклы на шине памяти, в случае наличия на шине адреса модифицированной ячейки памяти, это устройство прерывает цикл на шине памяти, переписывает содержимое модифицированной ячейки в ОЗУ, и позволяет продолжить цикл обращения к памяти).

№9