5. Совместимость.
Выходные уровни могут быть поданы на вход 5 вольтовых ИС. Однако при переходе от 5 вольтовых к 3 вольтовым могут быть повреждены входные каскады. Можно применять серии 74НС и 74АНС:
Для совместимости: Uвх1 >2B, но Uвх<Uип;
Для КМОП: Uвх1 >0,7 Uип ; Uвх0 <0,8В
Стандарт VESD8-4 для интерфейса СТТ (Center Top Terminated).
Стандарт VESDC VESD8-5 для ИС с Uип = 2,5В, VESD8-7 для ИС с Uип = 1,8В.
6. Интерфейсы тестирования и программирования. Интерфейс jtag (Joint Test Action Group).
Термином JTAG обозначают совокупность средств и операций, которые позволяют производить тестирование БИС без физического доступа к каждому ее выводу.
Термином периферийное сканирование (Boundary Scan Testing, BST) называют тестирование по JTAG – стандарту (IEEE std 1149.1).
Такое тестирование возможно только для ИС, внутри которых имеются ячейки периферийного сканирования (BSC – Boundary Scan Cells).
Ячейки BSC размещены между каждым внешним выводом микросхемы и схемами кристалла, которые и формируют работу нашего устройства.
Структура аппаратных средств интерфейса JTAG представлена на рис. 4.
Рис. 8.14.
Здесь:
TDI – тестовые данные входа;
TDO – тестовые данные выхода;
TCK – тактовая последовательность для тестовых данных;
TMC – сигнал управления тестированием.
Режимы работы ячеек в BSC:
В рабочем режиме они пропускают сигналы через себя и не влияют на функционирование устройства.
Для обычного выхода требуется 1 ячейка, для z состояния – 2 ячейки, для формирования контакта вход/выход – 3 ячейки;
В режиме тестирования BSC не пропускает сигналов.
Они объединяются и образуют сдвиговый регистр.
Тестируемый сигнал поступает с ячеек BSC во входные точки основной схемы
Результат поступает в выходные BSC, выводится последовательно, и сравнивается с тестовым результатом.
Схема BSC состоит из двух мультиплексоров и двух триггеров (рис. 8.15).
В зависимости от состояния входа «Режим» ячейка пропускает сигнал с входа на выход или передает на выход состояние второго триггера.
Рис. 8.15.
Адресный сигнал «Сдвиг» управляет подачей на первый триггер входного сигнала (от логических входов микросхемы) или сигнала от предыдущей ячейки.
При наличии сигнала «Вход» и синхросигнала происходит параллельная загрузка первых триггеров во всех ячейках.
При поступлении на первый триггер через мультиплексор сигнала от предыдущей ячейки тактовый сигнал производит сдвиг на один разряд в регистре из последовательно соединенных ячеек..
По сигналу «Обновление» информация из цепочки первых триггеров записывается в цепочку из вторых триггеров (регистр).
Периферийное сканирование позволяет проверить работу ИМС и монтажное соединение ИМС между собой на плате, считывать сигналы с выводов и управлять этими сигналами.
Для проверки межсоединений на плате тестирующая информация вводится в выходные ячейки одной ИМС и переписывается во входные ячейки другой.
С помощью расширения JTAG можно производить программирование БИС непосредственно в системе (на плате) – рисунки 8.16 и 8.17.
Реконфигурация (программирование) в системе используется для выявления ошибок, не определенных в начале тестирования и при модернизации системы.
Рис. 8.16. Рис. 8.17.
Контрольные вопросы
1. Какое назначение интерфейсов?
2. Охарактеризуйте однопроводный интерфейс.
3. Какие особенности дифференциального интерфейса?
4. На каких микросхемах можно реализовать LVDS?
5. Какие условия должны выполняться при подключении плат?
6. Охарактеризуйте интерфейсы BTL, GTL, GTL+, SSTL.
7. Какие условия необходимо выполнять при «горячем» подключении плат?
8. Чем обеспечивается «горячее» подключение в ИС БиКМОП?
9. Как осуществляется удержание шины?
10. Как решается проблема конфликтов на шине?
11. Какие функции выполняет интерфейс JTAG?
12. Какая структура аппаратных средств интерфейса JTAG?
13. Изобразите схему ячейки BSC и поясните принцип ее функционирования.