4. Ис для интерфейсов.

Интерфейс BLT (Backplane Transfer Logic).

• Является физической реализацией протокола Futurebus;

• Реализует шину с открытым коллектором и малым разбросом напряжений (Voltage Swing);

• Поддерживается семейством ИС SN74FBxxx;

• Позволяет работать с уровнями U_л=1,1 В, при U₀=1В, U₁=2,1 В;

• Опорное напряжение дифференциального входного каскада

U_опорн=1,55 В;

• Величина резистора нагрузки равна волновому сопротивлению линии;

• Имеет малый уровень помех;

• Малое время задержки: t_ф≈2нс.

Интерфейс GTL (Gunning Transceiver Logic) (рис. 8.10).

• Интерфейс GTL поддерживают ИС семейства SN74GTL.

• U₀=0,4В, U₁=1,2В; I_вых=40 мА

• сопротивление нагрузки может быть порядка 20 Ом

• Нагрузка состоит из двух резисторов – на выходе передатчика и на входе приемника,

• Р_рас = 16мВт,

• это позволяет разместить драйверы GTL в БИС.

• ПЛИС поддерживают интерфейс GTL непосредственно без дополнительных схем.

Рис. 8.10.

Интерфейс GTL+.

Дальнейшее развитие интерфейса GTL – GTL+:

• оптимизирован под распределенную нагрузку;

• поддерживает «горячее» включение модулей;

• U₀=0,55 В, U₁=1,5 В;

• сопротивление нагрузочного резистора определяется длиной проводника;

• GTL+ – буфер адресной шины, f_T=80МГц в Pentium PRO .

Интерфейс SSTL.

• Интерфейс SSTL (Stub Series Terminated Logic – оконечная логика для интерфейсов).

• существует 2 стандарта: SSTL2, SSTL3 (EIA/JESD8-8).

• Они определяют схемотехнику соединений и номиналы нагрузочных резисторов (25 Ом или 50 Ом).

• f_T=200МГц.

Особенность (рис. 8.11):

• Выходной каскад питается от отдельного источника питания.

• Поэтому для увеличения быстродействия можно поднять напряжение питания Vdd до 3,6B.

• I_вых = 20 мА.

Рис. 8.11.

Удержание шины.

Входы КМОП должны подключаться к напряжению питания или к земле.

Плавающие входы могут привести:

• к увеличению входного тока,

• к увеличению потребляемой мощности,

• появлению ВЧ колебаний,

• выходу ИС из строя.

Семейство ABT16 и низковольтные БиКМОП ИС используют встроенную схему удержания шины (bus hold circuits) (рис. 8.12). Она хранит предыдущее состояние входа, если в момент включения находится в плавающем состоянии.

Рис. 8.12.

Используются схемы запрещения входа (Input Disable Circuit).

Входные цепи ведут себя как выход, находящийся в третьем состоянии.

Имеются эти схемы в буферах и приемопередатчиках с линии в семействах ABT и Multi byte.

Сопряжение микросхем интерфейсов.

Для совместной работы с традиционными сериями ИС новые семейства имеют входы и выходы, поддерживающие 5-ти вольтовые логические уровни.

Например, выходные каскады семейств LVT, ALVT (рис. 8.13).

Диод Шоттки защищает VTp, если U_вых > U_ип на 0,5 В. Iв_ых ограничен до 125 мА. В Z–состоянии ДШ предотвращает протекание тока на ИП 3,3В с выхода, на котором 5-вольтовый сигнал.

Рис. 8.13.

Стандарты.

Стандарты к интерфейсам с напряжением питания 3,3В – Interface Standart for Nominal 3/3,3 Supply Digital Integrated Circuits (VESD8-B).

Предельно допустимые – это значения электрических величин (absolute maximum ratings), превышение, которое может привести к выходу устройства из строя. Это предельно допустимые в течение короткого промежутка времени. Работа в таких режимах недопустима в режиме нормальной эксплуатации.