Internal Cache wb or wt

- очень давняя опция из "AMI BIOS". Ну и значения ее видны из названия: "WB" (Write Back) и "WT" (Write Through). Иногда также может присутствовать третье значение - "Disabled". При выборе значения надо помнить о том, что некоторые 486-е процессоры не поддерживают режим "Write Back".

Опция может называться "L1 Cache Update Mode", "L1 Cache Write Policy", "L1 Update Mode", "L1 Cache Policy" или "Internal Cache". Многие современные системы вообще не содержат подобной опции, т.к. они оптимизированы для эффективного использования PBSRAM.

Ну и в конце интегрированная опция, охватывающая оба кэша, - "Cache Strategy".

L2 Cache Banks

- опция, позволявшая указать, из какого количества банков состоит кэш второго уровня. Значения могли быть такие: "1 Bank", "2 Banks".

Опция могла называться "L2 Cache Config".

L2 Cache Cacheable Size

- данной опцией устанавливается размер (объем) кэшируемой памяти, поддерживаемой в системе. Значения могут быть следующие: "64 MB", "128 MB", "192 MB", "256 MB", "512 MB" (могут быть естественно и другие значения). А выбор значения зависит, с одной стороны, от объема инсталлированной памяти (установку "512 MB" можно рекомендовать при наличии в системе более 64 МБ ОЗУ), а с другой, от характеристик чипсета. Последнее являлось и является одним из важнейших параметров чипсетов. Достаточно вспомнить "интеловские" чипсеты 430NX и 430TX, и окажется, что первый из них поддерживал 512 МБ, а второй - 64 МБ кэшируемой памяти.

Более давние опции назывались "Cacheable RAM" или "Cacheable RAM Address Range". Речь в них шла об установке значения в 4, 8, 16 или 32 МБ. Такие значения были вызваны огpаничением, накладываемым количеством pазpядов адресной шины системной памяти. Ведь в кэш-памяти необходимо было хранить как содержимое ячейки памяти, так и ее адрес. Выбор оптимального значения был также ограничен величиной инсталлированной в системе памяти. При наличии в системе 4 МБ ОЗУ выбор 16 МБ был малооправдан.

Memory above 16MB Cacheable

- опция поддержки кэширования оперативной памяти, расположенной за пределами первых 16 мегабайт ОЗУ.

Pipeline

- опция устанавливается в "Enabled" для включения механизма конвейеризации при наличии в системе конвейерной синхронной кэш-памяти.

Опции "Read Pipeline" и "Write Pipeline" (или "Write Pipelining") позволяют разделить включение режима конвейеризации для циклов чтения и записи в PBSRAM.

Pipeline Cache Timing

- если в системе установлен только один модуль PBSRAM, то необходимо выбрать значение "Faster". Значение "Fastest" устанавливается при наличии в системе двух банков вторичной конвейерной потоковой SRAM.

Опция "SRAM Speed Option" предлагает те же самые значения, хотя из ее названия не совсем ясно на первый взгляд, о каком типе кэш-памяти идет речь. Речь же идет о возможности влиять на работу вторичной кэш-памяти.

Shadow Memory Cacheable

- (кэшиpование "теневой" памяти). Опция, позволяющая включить режим кэширования для тех участков памяти, для которых уже включен режим "затенения". Опция носит интегрированный (обобщенный) характер. Любое обращение к "затененным" адресным пространствам будет вызывать копирование востребованной информации в кэш процессора. Целесообразность включения режима ("Enabled") зависит от множества факторов: что собственно было затенено (видео BIOS, системный BIOS, ПЗУ адаптеров или область, выделенная под работу специализированного контроллера), какая ОС инсталлирована и от некоторых других. Многие из этих факторов рассмотрены отдельно. Что касается операционных систем, то рекомендовать включение такого кэширования можно для "MS-DOS" и "OS/2" (да и то не всегда), "Linux" и другие "Unix"-подобные ОС вообще не используют кэшируемую ROM-память. Что же касается "Windows", речь не идет о "Windows3x", то такое включение может быть рекомендовано не всегда. В любом случае, любая рекомендация требует опытной проверки на конкретной системе. Это касается и оборудования, и операционной системы.

Больший эффект может быть достигнут, если BIOS предлагает вместо обобщенной опции несколько таких опций и с возможностью установки кэширования для отдельно взятого адресного фрагмента. Эти опции могут иметь два значения: "Cached" и "Disabled". А представлены они могут быть в следующем виде:

C000,16K Shadow

C400,16K Shadow

C800,16K Shadow

CC00,16K Shadow

D000,16K Shadow

D400,16K Shadow

D800,16K Shadow

DC00,16K Shadow

В некоторых случаях опции могут быть представлены в виде "C000 Shadow Cacheable" и "F000 Shadow Cacheable" со значениями "Enabled" и "Disabled".

SRAM Back-to-Back

- установка опции в "Enabled" позволит сократить задержки между 32-битными циклами передачи, так как следующие "друг за другом" циклы будут объединяться в единый, с одним адресом, 64-битный пакет.

SRAM Type

- в зависимости от типа установленной кэш-памяти надо выбрать один из вариантов, синхронная либо асинхронная память интегрирована в системе.

Sustained 3T Write

- если конвейерная потоковая кэш-память инсталлирована в системе, то включение опции ("Enabled") позволит осуществлять непрерывный трехтактовый цикл записи при доступе к PBSRAM на системных частотах 66 или 75 МГц.

SYNC SRAM Support

- если в системе установлена синхронная кэш-память, то есть возможность "уточнить", какая же именно. Значения следующие:

"Standard" - обычная синхронная SRAM,

"Pipelined" - конвейерная кэш-память.

System BIOS Cacheable

- (кэширование области системного BIOS). Разрешение этого параметра приводит к возможности кэширования области памяти по адресам системного BIOS (F0000H-FFFFFH) в кэш-память. Включение параметра будет иметь смысл только в случае разрешения функций кэширования в разделе "BIOS Features Setup" (как правило). Если какая-либо программа попытается выполнить операцию записи в эти адреса, то система выдаст сообщение об ошибке. Может принимать значения:

"Enabled" - разрешено,

"Disabled" - запрещено.

Опция может называться и "System ROM Cacheable".

Но есть и свое "но"! При включении опции кэшированию подлежит часть системной BIOS, содержащей код для запуска системы и основные функции ввода/вывода. Тем не менее возможности ускорения через использование кэша процессора редко используются, т.к. часть кэш-памяти, которой всегда недостаточно, резервируется под BIOS, обращение к которому не происходит постоянно.

Контроллер кэш-памяти оперирует строками (cache line) фиксированной длины. Строка может хранить копию блока основной памяти. С каждой строкой кэша связана информация об адресе скопированного в нее блока основной памяти и признаки ее состояния. Информация о том, какой именно блок занимает данную строку и ее состояние, называется тегом (tag) и хранится в связанной с данной строкой ячейке специальной памяти тегов (tag RAM).

Для хранения тегов используется отдельная микросхема асинхронной SRAM (Tag SRAM), а для более 8-битного тега - пара микросхем. Синхронизировать работу Tag SRAM не имеет смысла, поэтому асинхронная память тегов используется как для асинхронного кэша, так и для синхронного кэша 2-го уровня.

Необходимый объем памяти тегов, т.е. количество ячеек, можно вычислить, разделив объем установленной кэш-памяти на длину строки кэша, определяемой чипсетом. Кстати, функции кэш-контроллера для внешнего кэша выполняет чипсет. Длина строки обычно равна количеству байт, передаваемых за один стандартный пакетный цикл (16 байт для 486-го процессора, 32 байта для Pentium).

Для кэша с обратной записью (WB) необходима еще и память для хранения признака "чистоты" строки. Признак может храниться в отдельной микросхеме (Dirty SRAM) или занимать (для строки) один бит в Tag SRAM.

Изложенный материал поможет разобраться и понять содержание представленных опций.

Tag Compare Wait States

данная опция позволяет регулировать скоростные характеристики кэш-памяти, а точнее, доступ к ячейкам Tag SRAM. Выбор значений не очень большой (0 или 1 такт ожидания), что напрямую связано с процедурой входа в Tag. На первом или втором такте шинного цикла. Тег-операции с нулевым ожиданием требуют использования 12-нс SRAM или лучше.

Tag Option

- опция предлагает для выбора два значения. Одно из них, равное 8 битам, не предполагает использования т.н. "dirty"-бита. Второе же выделяет собственно под тег 7 бит и еще один бит под признак "dirty".

Опция может называться "Alt Bit in Tag SRAM" или "Alt Bit Tag RAM". Слово "аlt" не должно "смущать" пользователя. Это обычное сокращение. В данном случае от alternative, что можно перевести и как "дополнительный". Значения опции: "7+1 Bits" и "8+1 Bits". Правда, в некоторых случаях возможны значения "Enabled" и "Disabled", как способ управления дополнительным битом.

Идентична последним опция "L2 (WB) Tag Bit Length". Опцией устанавливается размер основного тега (7 или 8 бит), дополнительный бит используется автоматически и пользователю "недоступен". Точно также функционируют опции "L2 Cache Tag Bits", "L2 Cache Tag Length" ("7 bits", "8 bits").

Опция может называться "Tag RAM Size". Но в ней уже не идет речь об использовании дополнительного "dirty"-бита. В соответствии со спецификацией инсталлированного "tag RAM"-чипа необходимо и выбрать размер тега (7 или 8 бит).

Tag Ram Includes Dirty

- значение "Enabled" не вызывает возражений, т.к. использование дополнительного "dirty"-бита направлено на повышение производительности системы. Ну а что же "Disabled"? Снова немного теории!

Если опции "BIOS Setup" позволяют сделать это, то иногда имеет смысл уменьшить объем кэшируемой памяти до объема реально установленной памяти. При этом возможно более эффективное кэширование имеющейся памяти за счет реструктуризации общения чипсета и кэша. С другой стороны, увеличение объема кэшируемой вторичным кэшем памяти обычно требует установки дополнительной микросхемы Tag SRAM, т.к. возрастает разрядность тега. А как поступить, если объем инсталлированной памяти все же превышает объем кэшируемой и установка дополнительной микросхемы вызывает проблемы. В этом случае установка "Disabled" может спасти ситуацию. Отказ от использования "dirty"-бита автоматически ведет к его добавлению в адресную часть тега и к увеличению объема кэшируемой памяти в 2 раза.

Стоит напомнить, что для современного Pentium IV объем кэшируемой вторичным кэшем памяти составляет 4 ГБ.

Опция может называться "L2 Cache Dirty Tag" или "L2 Dirty Bit" и с теми же значениями ("Enabled" и "Disabled").

Tag/Dirty Implement

- данная опция по сути ничем не отличается от вышеприведенной, хотя имеет непривычные значения и ..."дочернюю" опцию. Значение "Separate" означает отказ от использовании "dirty"-бита, а "Combine" объединяет последний с тегом, доводя общую разрядность до 8 или 9 бит, что устанавливается опциями, изложенными выше.