- •Электроника
- •Содержание
- •1.1 Основы алгебры логики………………………………………………..5
- •1 Цифровые интегральные микросхемы
- •1.1 Основы алгебры логики
- •1.1.1 Основные определения
- •1.1.2 Некоторые логические функции и реализующие их логические элементы
- •1.1.3 Основные законы и соотношения алгебры логики
- •Сочетательный закон
- •Распределительный закон
- •1.2 Параметры цифровых интегральных микросхем
- •1.2.1 Параметры цифровых интегральных микросхем (цимс), имеющие размерность напряжение.
- •1.2.2 Параметры, соответствующие размерности тока.
- •1.2.3 Параметры, имеющие размерность мощности.
- •1.3.2 Характеристики дтл.
- •1.4 Транзисторно – транзисторная логика.
- •1.5 Ттл со сложным инвертором.
- •1.6 Ттл с открытым коллекторным выходом.
- •1.7 Ттл с тремя состояниями на выходе
- •1.8 Транзисторно-транзисторная логика Шоттки
- •1.9 Комплиментарная мдп логика
- •2 Операционные усилители
- •2.1 Параметры и характеристики оу
- •2.3 Дифференциальный усилитель
- •2.4 Составной транзистор
- •2.5 Источник тока
- •2.6 Схема сдвига уровня
- •2.7 Эмиттерный повторитель
- •2.8 Инвертирующий усилитель на оу.
- •2.9 Неинвертирующий усилитель
- •3 Технологические основы производства полупроводниковых интегральных микросхем
- •3.1 Подготовительные операции
- •3. 2 Эпитаксия
- •3.3 Термическое окисление
- •3.4 Литография
- •3.5 Легирование
- •3.5.2 Ионная имплантация.
- •3.6.1 Термическое (вакуумное) напыление.
- •3.6.2 Катодное напыление.
- •3.6.3 Ионно-плазменное напыление.
- •4 Полупроводниковые
- •4.1 Методы изоляции элементов в ппимс
- •4.1.1 Изоляция элементов обратно смещенными pn-переходами.
- •4.1.2 Резистивная изоляция.
- •4.1.3 Диэлектрическая изоляция
- •4.2 Планарно-эпитаксиальный биполярный транзистор
- •4.2.1 Этапы изготовления
- •4.2.2 Распределение примесей.
- •4.2.3 Эквивалентная схема.
- •4.3 Планарно-эпитаксиальный биполярный транзистор
- •4.4 Разновидности биполярных транзисторов
- •4.4.1 Многоэмиттерный транзистор.
- •4.4.2 Транзистор с барьером Шоттки.
- •4.4.3 Транзисторы р-n-р
- •4.5 Интегральные диоды
- •4.6 Полевые транзисторы
- •4.6.1 Полевые транзисторы с управляющим p-n переходом
- •4.6.3 Мноп-транзистор.
- •4.7 Полупроводниковые резисторы
- •4.7.1 Диффузионные резисторы.
- •4.7.2 Ионно-легированные резисторы.
- •4.8 Полупроводниковые конденсаторы
- •5.1 Подложки гимс.
- •5.2 Резисторы.
- •5.3 Конденсаторы
- •5.4 Катушки индуктивности
4.4 Разновидности биполярных транзисторов
4.4.1 Многоэмиттерный транзистор.
Структура многоэмиттерного транзистора (МЭТ) показана на рисунке 4.10а, а его условное обозначение на рисунке 4.10в. Такие транзисторы
Рисунок 4.10
составляют основу цифровых ТТЛ ИМС, рассмотренных выше. Количество эмиттеров может составлять 2-8 и более.В первом приближении МЭТ можно рассматривать как совокупность отдельных транзисторов с соединенными базами и коллекторами. Особенности МЭТ как единой структуры следующие.
Во-первых, каждая пара смежных эмиттеров вместе с разделяющим их
р-слоем базы образует горизонтальный (иногда говорят - продольный) тран- зистор типа n+-р-n+. Если на одном из эмиттеров действует прямое напряжение, а на другом обратное, то первый будет инжектировать электроны, а второй будет собирать те из них, которые инжектированы через боковую поверхность эмиттера и прошли без рекомбинации расстояние между эмиттерами. Такой транзисторный эффект является для МЭТ паразитным. Чтобы избежать горизонтального транзисторного эффекта, расстояние между эмиттерами дол- жно превышать диффузионную длину носителей в базовом слое. Если транзистор легирован золотом, то диффузионная длина не превышает 2-3 мкм и практически оказывается достаточным расстояние между эмиттерами
10-15 мкм.
Во-вторых, важно, чтобы МЭТ имел как можно меньший инверсный коэффициент передачи тока. В противном случае в инверсном режиме, когда эмиттеры находятся под обратным напряжением, а коллектор под прямым, носители, инжектируемые коллектором, будут достигать эмиттеров, и в цепи последних, несмотря на их обратное смещение, будет протекать ток - паразитный эффект аналогичный отмеченному выше.
Как известно, инверсный коэффициент передачи всегда меньше нормального из-за различия в степени легирования и в площадях эмиттера и коллектора. Чтобы дополнительно уменьшить инверсный коэффициент передачи тока i в МЭТ, искусственно увеличивают сопротивление пассивной базы, удаляя омический базовый контакт от активной области транзистора (рисунок 4.10б, металлизация не изображена). При такой конфигурации сопротивление узкого «перешейка» между активной областью и базовым контактом может составлять 200-300 Ом, а падение напряжения на нем от базового тока 0,1-0,15 В. Значит, прямое напряжение на коллекторном переходе (в инверсном режиме) будет в активной области на 0,1-0,15 В меньше, чем вблизи базового контакта. Соответственно инжекция электронов из коллектора в активную область базы будет незначительной и паразитные токи через эмиттеры будут практически отсутствовать.
4.4.2 Транзистор с барьером Шоттки.
На рисунке 4.11а показана структура интегрального транзистора Шоттки (ТШ). Здесь очень изящно решена задача сочетания транзистора с диодом Шоттки: алюминиевая металлизация, обеспечивающая омический контакт со слоем базы, продлена в сторону коллекторного n-слоя. На первый взгляд, коллекторный слой оказался закороченным со слоем базы. На самом же деле алюминиевая полоска образует с р-слоем базы невыпрямляющий, омический контакт, а с n-слоем коллектора выпрямляющий контакт Шоттки.
а) |
б) |
Рисунок 4.11
Разумеется, структурное решение, показанное на рисунке 4.11а, можно использовать не только в простейшем транзисторе, но и в МЭТ. В обоих случаях отсутствуют накопление и рассасывание избыточных зарядов, и получается существенный (в 1,5-2 раза) выигрыш во времени переключения транзисторов из открытого в запертое состояние.
Условное графическое обозначение (ТШ) приведено на рисунке 4.11б.