- •Электроника
- •Содержание
- •1.1 Основы алгебры логики………………………………………………..5
- •1 Цифровые интегральные микросхемы
- •1.1 Основы алгебры логики
- •1.1.1 Основные определения
- •1.1.2 Некоторые логические функции и реализующие их логические элементы
- •Распределительный закон
- •1.2 Параметры цифровых интегральных микросхем
- •1.2.1 Параметры цифровых интегральных микросхем (цимс), имеющие размерность напряжение.
- •1.2.2 Параметры, соответствующие размерности тока.
- •1.2.3 Параметры, имеющие размерность мощности.
- •1.1.3 Основные законы и соотношения алгебры логики
- •Сочетательный закон
- •1.2.4 Параметры, имеющие размерность время.
- •Характеристики цимс
- •1.3 Диодно-транзисторная логика
- •1.3.1 Принцип работы.
- •1.3.2 Характеристики дтл.
- •1.4 Транзисторно – транзисторная логика.
- •1.5 Ттл со сложным инвертором.
- •1.6 Ттл с открытым коллекторным выходом.
- •1.7 Ттл с тремя состояниями на выходе
- •1.8 Транзисторно-транзисторная логика Шоттки
- •1.9 Комплиментарная мдп логика
- •2 Операционные усилители
- •2.1 Параметры и характеристики оу
- •Структура оу
- •2.3 Дифференциальный усилитель
- •2.4 Составной транзистор
- •2.5 Источник тока
- •2.6 Схема сдвига уровня
- •2.7 Эмиттерный повторитель
- •2.8 Инвертирующий усилитель на оу.
- •2.9 Неинвертирующий усилитель
- •3 Технологические основы производства полупроводниковых интегральных микросхем
- •3.1 Подготовительные операции
- •3. 2 Эпитаксия
- •3.3 Термическое окисление
- •3.4 Литография
- •3.5 Легирование
- •3.5.2 Ионная имплантация.
- •Нанесение тонких пленок
- •3.6.1 Термическое (вакуумное) напыление.
- •3.6.2 Катодное напыление.
- •3.6.3 Ионно-плазменное напыление.
- •4 Полупроводниковые
- •4.1 Методы изоляции элементов в ппимс
- •4.1.1 Изоляция элементов обратно смещенными pn-переходами.
- •4.1.2 Резистивная изоляция.
- •4.1.3 Диэлектрическая изоляция
- •4.2 Планарно-эпитаксиальный биполярный транзистор
- •4.2.1 Этапы изготовления
- •4.2.2 Распределение примесей.
- •4.2.3 Эквивалентная схема.
- •4.3 Планарно-эпитаксиальный биполярный транзистор
- •4.4 Разновидности биполярных транзисторов
- •4.4.1 Многоэмиттерный транзистор.
- •4.4.2 Транзистор с барьером Шоттки.
- •4.4.3 Транзисторы р-n-р
- •4.5 Интегральные диоды
- •4.6 Полевые транзисторы
- •4.6.1 Полевые транзисторы с управляющим p-n переходом
- •4.6.3 Мноп-транзистор.
- •4.7 Полупроводниковые резисторы
- •4.7.1 Диффузионные резисторы.
- •4.7.2 Ионно-легированные резисторы.
- •4.8 Полупроводниковые конденсаторы
- •Гибридные интегральные микросхемы
- •5.1 Подложки гимс.
- •5.2 Резисторы.
- •5.3 Конденсаторы
- •5.4 Катушки индуктивности
- •Пленочные проводники и контактные площадки
- •Навесные компоненты
- •Методы формирования заданной конфигурации пленочных элементов.
- •Метод свободной маски.
- •Метод контактной маски.
- •Метод фотолитографии
1.1.2 Некоторые логические функции и реализующие их логические элементы
Логическое сложение (дизъюнкция). Логическая функция у является логической суммой (дизъюнкцией) переменных y=f(х1, х2, ..., хn), если она равна 1 в тех наборах, на которых хотя бы одна независимая переменная равна 1, и равна 0 в остальных наборах. Пример функции у, являющейся логической суммой двух переменных х1 и х2, приведен в таблице 1.2.
Таблица 1.2 Таблица 1.3
Номер набора |
Х2 |
Х1 |
У |
|
Номер набора |
Х2 |
Х1 |
У |
0 |
0 |
0 |
0 |
|
0 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
|
1 |
0 |
1 |
0 |
2 |
1 |
0 |
1 |
|
2 |
1 |
0 |
0 |
3 |
1 |
1 |
1 |
|
3 |
1 |
1 |
1 |
Логическое сложение двух переменных принято обозначать следующим образом: y=х1 х2, а логическое сложение n переменных
y=x1 х2 … хn (2)
Схема, с помощью которой из входных переменных х1, х2, ..., хn образуется их логическая сумма, называется логическим элементом ИЛИ. Графическое обозначение этого элемента при двух входных переменных приведено на рисунке 1.la.
Логическое умножение (конъюнкция). Логическая функция у является логическим произведением (конъюнкцией) переменных
x1, х2, ..., хn, если она равна 1 только на тех наборах, на которых все переменные одновременно равны 1. Пример функции у, являющейся логическим произведением двух переменных х1 и х2, приведен в таблице 3.
Логическое умножение двух переменных будем обозначать так же, как обозначают обычное алгебраическое умножение y=x1x2. Для n переменных можно записать:
Y=х1x2… xn (1.3)
а |
б |
в |
г |
д |
Рисунок 1.1
Схема, с помощью которой из входных переменных х1, х2, ..., хn образуется их логическое произведение у, называется логическим элементом И. Графическое обозначение этого элемента при двух входных переменных приведено на рисунке 1.1б.
Логическое отрицание (инверсия). Логическая функция у является логическим отрицанием переменной х, если ее значение противоположно значению переменной х. Функция у, являющаяся отрицанием переменной х, приведена в таблице 1.4. Логическое отрицание принято обозначать Таблица 1.4.
х
|
у |
0 1 |
1 0 |
.
Схема, с помощью
которой реализуется логическое отрицание,
называется логическим
элементом
НЕ.
Графическое обозначение этого элемента
приведено
на рисунке 1.lв.
При построении современных цифровых устройств нашли широкое применение некоторые логические функции, являющиеся простыми комбинациями рассмотренных.
Логическое сложение с отрицанием (стрелка Пирса). Логическая функция у является логической суммой с отрицанием независимых переменных х1, х2, ..., хn, если она равна 0 на тех наборах, на которых хотя бы одна переменная равна 1. Пример указанной функции при двух переменных приведен в таблице 1.5.
Логическое
сложение с отрицанием обозначается
.
Иногда
в литературе пользуются обозначением
y=х1+х2.
В
дальнейшем будем использовать первое
обозначение. Для функции n
переменных
можно записать:
Схема, реализующая функцию «логическое сложение с отрицанием», называется логическим элементом ИЛИ-НЕ (элементом Пирса). Графическое обозначение элемента при двух переменных приведено на рисунке 1.1г.
Логическое умножение с отрицанием (штрих Шеффера). Логическая функция у является логическим произведением с отрицанием
Таблица 1.5 Таблица 1.6
Номер набора |
Х2 |
Х1 |
У |
|
Номер набора |
Х2 |
Х1 |
У |
0 |
0 |
0 |
1 |
|
0 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
|
1 |
0 |
1 |
1 |
2 |
1 |
0 |
0 |
|
2 |
1 |
0 |
1 |
3 |
1 |
1 |
0 |
|
3 |
1 |
1 |
0 |
независимых переменных х1, х2, ..., хn, если она равна 1 только на тех наборах, на которых хотя бы одна переменная равна 0. Пример функции у, являющейся логическим произведением с отрицанием двух переменных, приведен в таблице 1.6.
Логическое
умножение с отрицанием для двух переменных
будем обозначать
.
Иногда в литературе встречается
обозначение
.
Для реализации функции «логическое
умножение с отрицанием» используется
логический элемент, называемый элементом
И-НЕ (элементом Шеффера). Его графическое
обозначение приведено на рисунке
1.1д.
