- •Структура эвм.
- •2. Системы счисления. Основание системы. Разряд числа.
- •Анализ позиционных систем счисления.
- •Двоичная система счисления
- •Восьмеричная система счисления
- •Шестнадцатеричная система счисления
- •Преобразование чисел в разных системах счисления.
- •5. Выполнение машинных операций сложения и вычитания.
- •6. Выполнение машинных операций умножения и деления.
- •7. Представление двоичных чисел в форме с плавающей точкой. Мантисса и порядок числа. Нормализация чисел.
- •Нормализация чисел
- •8. Организация записи разряда числа. Триггер. Синхронный и асинхронный триггер.
- •9. Арифметические операции над числами с плавующей точкой.
- •10. Логические функции. Основные понятия.
- •11. Булевы функции одной переменной.
- •12. Булевы функции двух переменных – дизъюнкция, конъюнкция, неравнозначность.
- •14. Булевы функции двух переменных: импликация, стрелка Пирса, штрих Шеффера.
- •15. Основные зависимости между булевыми функциями.
- •16. Основные законы булевой алгебры.
- •17. Нормальные формы: днф, кнф. Порядок приведения к нормальным формам.
- •18. Совершенные нормальные формы. Порядок приведения к сднф и скнф.
- •19. Минимизация логических выражений. Метод карт Карно.
- •20. Представление логических функций в алгебре Жегалкина.
- •21. Понятие логического элемента. Основные логические элементы.
- •22. Логические схемы. Порядок построения логических схем.
- •23. Порядок построения многовыходных логических схем.
- •24. Построение комбинационных схем для частично-определенных функций.
- •25. Основные комбинационные устройства: одноразрядный полусумматор и сумматор.
- •26. Реализация логических схем в различных базисах.
- •27. Организация переноса в сумматорах. Сумматоры с последовательным и параллельным переносом.
- •28. Применение сумматоров: различные структуры для выполнения арифметических операций.
- •29. Организация суммирования чисел: параллельный и последовательный способ.
- •30. Запись чисел в прямом, обратном и дополнительном коде. Использование сумматоров для вычитания.
- •31. Организация построения сумматоров: сумматоры с групповым и условным переносом.
- •32. Организация построения сумматоров: сумматоры со сквозным переносом, накапливающие сумматоры.
- •33. Основные комбинационные устройства: одноразрядный полувычитатель и вычитатель.
- •Объединенная схема одноразрядного комбинационного сумматора-вычитателя
- •34. Организация умножения чисел с помощью накапливающего сумматора.
- •35. Матричные умножители двоичных чисел.
- •36.Умножение двоичных чисел со сдвигом в регистре множимого и сумматора.
- •37. Методы ускоренного умножения.
- •38.Деление двоичных чисел с восстановлением и без восстановления остатка.
- •39. Основные комбинационные устройства: мультиплексоры и компараторы.
- •Цифровые компараторы.
- •40. Основные комбинационные устройства: демультиплексоры и дешифраторы.
- •41.Организация памяти эвм. Виды зу, их характеристики.
- •42.Организация доступа к памяти эвм.
- •43.Организация записи и сдвига информации с помощью регистров.
- •44.Оперативная память эвм.
- •45.Организация работы триггеров. Rs-, d-, t-триггеры.
- •46.Постоянная память эвм.
- •47.Понятие счетчика. Двоичные и двоично-десятичные счетчики. Изменение модуля счета.
- •48. Изменение направления счета и организация переноса в счетчиках.
- •49.Использование счетчиков в качестве делителей частоты.
40. Основные комбинационные устройства: демультиплексоры и дешифраторы.
Демультиплексор – это логическое устройство предназначенное для переключения сигнала с одного информационного входа на один из информационных выходов
Дешифратором называют устройства, распознающие кодовые комбинации, т.е. двоичные дешифраторы (ДШ) преобразуют двоичный код в код 1 из n. Иными словами в зависимости от входного кода на определённом выходе, номер которого соответствует кодовой комбинации на входе вырабатывается единичный сигнал. Так как с помощью n-разрядного двоичного кода можно отобразить 2n кодовых комбинаций, число выходов полного ДШ равно 2n. Если часть входных наборов не используется, то ДШ называется неполным.
41.Организация памяти эвм. Виды зу, их характеристики.
Запоминающее устройство — носитель информации, предназначенный для записи и хранения данных. В основе работы запоминающего устройства может лежать любой физический эффект, обеспечивающий приведение системы к двум или более устойчивым состояниям.
По устойчивости записи и возможности перезаписи ЗУ делятся на:
Постоянные ЗУ (ПЗУ), содержание которых не может быть изменено конечным пользователем (например, BIOS). ПЗУ в рабочем режиме допускает только считывание информации.
Записываемые ЗУ (ППЗУ), в которые конечный пользователь может записать информацию только один раз (например, CD-R).
Многократно перезаписываемые ЗУ (ПППЗУ) (например, CD-RW).
Оперативные ЗУ (ОЗУ) обеспечивают режим записи, хранения и считывания информации в процессе её обработки. Быстрые, но дорогие ОЗУ (SRAM) строят на триггерах, более медленные, но дешёвые разновидности ОЗУ — динамические ЗУ (DRAM) строят на полевых транзисторах, использующихся в качестве емкостей. В обоих видах ЗУ информация исчезает после отключения от источника питания (например, тока).
К основным параметрам ЗУ относятся информационная ёмкость (бит), потребляемая мощность, время хранения информации, быстродействие.
42.Организация доступа к памяти эвм.
45
43.Организация записи и сдвига информации с помощью регистров.
5
44.Оперативная память эвм.
Оперативная память (англ. Random Access Memory, память с произвольным доступом; комп. жарг. Память) — энергозависимая часть системы компьютерной памяти, в которой временно хранятся данные и команды, необходимые процессору для выполнения им операции. Обязательным условием является адресуемость (каждое машинное слово имеет индивидуальный адрес) памяти.
Обмен данными между процессором и оперативной памятью производится:
непосредственно,
либо через сверхбыструю память, 0-го уровня — регистры в АЛУ, либо при наличии кэша — через него.
Содержащиеся в оперативной памяти данные доступны только тогда, когда на модули памяти подаётся напряжение, то есть, компьютер включен. Пропадание на модулях памяти питания, даже кратковременное, приводит к искажению либо полному пропаданию содержимого ОЗУ.
45.Организация работы триггеров. Rs-, d-, t-триггеры.
По функциональному признаку различают RS-триггеры,
D-триггеры, Т-триггеры и JK-триггеры, а также их комбинации.
RS-триггер— триггер, который сохраняет своё предыдущее состояние при нулевых входах и меняет своё выходное состояние при подаче на один из его входов единицы.
При подаче единицы на вход S (от англ. Set — установить) выходное состояние становится равным логической единице. А при подаче единицы на вход R (от англ. Reset — сбросить) выходное состояние становится равным логическому нулю. Состояние, при котором на оба входа R и S одновременно поданы логические единицы, в простейших реализациях является запрещённым
D-триггер — запоминает состояние входа и выдаёт его на выход. D-триггеры имеют, как минимум, два входа: информационный D и синхронизации С. После прихода активного фронта импульса синхронизации на вход С D-триггер открывается. Сохранение информации в D-триггерах происходит после спада импульса синхронизации С. Так как информация на выходе остаётся неизменной до прихода очередного импульса синхронизации, D-триггер называют также триггером с запоминанием информации или триггером-защёлкой.
Т-триггер часто называют счётным триггером, так как он является простейшим счётчиком до
JK-триггер работает так же как RS-триггер, с одним лишь исключением: при подаче логической единицы на оба входа J и K состояние выхода триггера изменяется на противоположное. Вход J (от англ. Jump — прыжок) аналогичен входу S у RS-триггера. Вход K (от англ. Kill — убить) аналогичен входу R у RS-триггера. При подаче единицы на вход J и нуля на вход K выходное состояние триггера становится равным логической единице. А при подаче единицы на вход K и нуля на вход J выходное состояние триггера становится равным логическому нулю. JK-триггер в отличие от RS-триггера не имеет запрещённых состояний на основных входах, однако это никак не помогает при нарушении правил разработки логических схем.
Алгоритм функционирования JK-триггера можно представить формулой