- •Часть 1
- •Тема 1: Принципы построения компьютеров
- •1.1. История развития вычислительной техники
- •1.2 Варианты классификации эвм
- •1.3 Классическая архитектура эвм
- •Выводы по теме
- •Тема 1: Принципы построения компьютеров
- •1.4 Состав компьютера
- •1.5 Биты, байты, слова
- •1.6 Ячейки памяти, порты и регистры
- •Тема 1: Принципы построения компьютеров
- •1.7 История развития пк
- •1.8 Структурная схема
- •1.9 Состав системного блока
- •Контрольные вопросы по теме 1
- •Тема 2: Физические основы представления информации в компьютерах
- •2.1. Информатика, информация, сигналы и их представление
- •1.2 Измерение количества информации
- •1.3 Кодирование символьной информации
- •Тема 2: Физические основы представления информации в компьютерах
- •Контрольные вопросы по теме 2
- •Тема 3: Архитектуры микропроцессоров
- •Тема 3: Архитектуры микропроцессоров
- •Контрольные вопросы
- •Тема 3: Архитектуры микропроцессоров
- •Логические узлы (агрегаты) эвм,
- •Простейшие типы архитектур
- •Контрольные вопросы к теме 3
- •Тема 4: Принцип адресации и структура команд
- •Общие сведения, определения и классификация
- •Логическая организация памяти и методы адресации информации
- •Тема 4: Принцип адресации и структура команд
- •4.3 Командный цикл процессора
- •4.3 Структура команд процессора
- •4.4 Система операций
- •Контрольные вопросы по теме 4
- •Тема 5: Система прерываний и организация ввода/вывода
- •Пространство ввода-вывода
- •Параллельный обмен
- •Последовательный обмен
- •Тема 5: Система прерываний и организация ввода/вывода
- •5.5 Виды прерываний
- •5.6 Обнаружение изменения состояния внешней среды
- •Тема 5: Система прерываний и организация ввода/вывода
- •Распределение системных ресурсов
- •Контрольные вопросы по теме 5
- •Тема 6: Многопроцессорные архитектуры
- •6.1 Представление о вычислительных системах
- •6.2 Основные определения.
- •6.3 Уровни и средства комплексирования.
- •Тема 6: Многопроцессорные архитектуры
- •6.3 Классификация м. Флинном
- •6.4 Другие подходы к классификации вс
- •Тема 6: Многопроцессорные архитектуры
- •6.7 Кластерная архитектура
- •Тема 6: Многопроцессорные архитектуры
- •6.8 Коммуникационные среды
- •6.9 Коммутаторы для многопроцессорных вычислительных систем
- •Контрольные вопросы по теме 6
- •Тема 7: Особенности реализации оперативной памяти в компьютерах типа ibm pc
- •7.1 Виды электронная память
- •7.2 Структура оперативной памяти
- •7.3 Кэширование оперативной памяти
- •Тема 7: Особенности реализации оперативной памяти в компьютерах типа ibm pc
- •Основные характеристики зу
- •Основные принципы работы
- •Тема 7: Особенности реализации оперативной памяти в компьютерах типа ibm pc
- •7.7 Динамическая память
- •7.8 Статическая память
- •Контрольные вопросы к теме 7
Контрольные вопросы по теме 4
-
Что входит в понятие память ЭВМ.
-
Дайте определение ёмкости памяти.
-
Объясните понятие быстродействие памяти.
-
Как различают память в зависимости от её реализации.
-
Объясните иерархической структуры запоминающих устройств.
-
Основные способы логической организации памяти.
-
Основные методы адресации, используемые в современных ЭВМ
-
Дайте определение команды и программы. Как они кодируются и где размещаются.
-
Что такое счетчик команд, регистр команд и выполняемые ими функции.
-
Последовательность действий во время выполнения командного цикла.
-
Что такое система команд процессора и её свойства.
-
Объясните понятие формат команды
-
Какую информацию должна содержать команда.
-
Что такое способ адресации, и какие основные способы адресации операндов в командах.
-
Расскажите о системах операций выполняемых в командах ЭВМ и её делении.
-
Что относится к Арифметико-логическим операциям
-
Что относится к операциям Пересылки и загрузки.
-
Что относится к операциям Ввода/вывода.
-
Что относится к операциям Передачи управления.
-
Что относится к Системным операциям.
-
Расскажите о командах перехода.
ТЕСТ 4
Лекция 11
Тема 5: Система прерываний и организация ввода/вывода
Тема лекции: Ввод/вывод
План лекции:
5.1 Пространство ввода/вывода
5.2 Подсистема ввода/вывода
5.3 Параллельный обмен
5.4 Последовательный обмен
-
Пространство ввода-вывода
Процессоры семейства х86 имеют раздельную адресацию памяти и портов ввода-вывода. Это разделение обеспечивается выделением специальных инструкций ввода-вывода, с помощью которых возможна передача данных между портами и регистрами процессора (или портами и памятью). Инструкции ввода-вывода порождают шинные циклы обмена, в которых вырабатываются сигналы чтения из порта и записи в порт.
На шине ISA это сигналы IORD# и IОWR# соответственно, они и отличают пространство ввода-вывода от пространства памяти, где соответствующие операции чтения и записи вырабатывают сигналы MEMRD# и MEMWR#.
На шине PCI разделение памяти и пространства ввода-вывода происходит иначе — здесь тип операции кодируется 4-байтной командой в зависимости от типа инструкции, выполняемой процессором.
Карта распределения адресов ввода-вывода стандартных устройств PC приведена в табл. 6.1.
Каждой шине, назначается своя область адресов ввода, и дешифратор адресов, расположенный на системной плате, при чтении открывает соответствующие буферы данных, так что реально считываться будут данные только с одной шины.
При записи в порты данные (и сигнал записи) могут распространяться и по всем шинам компьютера (широковещательно).
В стандартном распределении адреса Oh-OFFh отведены для устройств системной платы. При наличии (и разрешении работы) периферийных устройств на системной плате чтение по этим адресам не распространяется на шины расширения.
Для современных плат со встроенной периферией и несколькими шинами (ISA, PCI) распределением адресов управляет BIOS через регистры конфигурирования чипсета, а в иерархии шин PCI (и PCI-E) диапазоны адресов задаются программированием мостов.
Таблица 5.1- Стандартная карта портов ввода-вывода , |
||
AT и PS/2 |
PC/XT |
Назначение |
000-00F |
000-00F |
Контроллер DMA #1 8237 |
010-01F |
|
PS/2 - расширение DMA #1 |
020-021 |
020-021 |
Контроллер прерываний #1 - 8259А |
040-05F |
040-043 |
Таймер (PC/XT: 8253, AT: 8254) |
060 |
060 |
Диагностический регистр POST (только запись) |
|
060-063 |
Системный интерфейс 8255 |
060,064 |
|
Контроллер клавиатуры AT 8042 |
061 |
|
Источники NMI и управление звуком |
070-07F |
|
Память CMOS и маска NMI |
080 |
|
Диагностический регистр |
080-08F |
080-083 |
Регистры страниц DMA |
090-097 |
|
PS/2-микроканал, арбитр |
|
ОАО |
Маска NMI |
0A0-0BF |
|
Контроллер прерываний #2 — 8259А |
OCO-ODF |
|
Контроллер DMA #2 8237A-5 |
OFO-OFF |
|
Сопроцессор 80287 |
100-1EF |
|
PS/2-управление микроканалом |
170-177 |
|
Контроллер НЖМД #2 (ЮЕ#2) |
1F0-1F7 |
|
Контроллер НЖМД#1 (ЮЕ#1) |
200-207 |
200-20F |
Игровой адаптер |
|
210-217 |
Блок расширений |
238-23F |
|
COM4 |
278-27F |
278-27F |
Параллельный порт LPT2 (LPT3 при наличии MDA) |
|
2A2-2A3 |
4acbiMSM48321RS |
2C0-2DF |
2C0-2DF |
EGA #2 |
2E0-2E7 |
|
COM4 |
2E8-2EF |
|
COM4 |
2F8-2FF |
2F8-2FF |
COM2 |
300-31F |
|
Плата прототипа |
|
320-32F |
Жесткий диск XT |
338-33F |
|
COM3 |
370-377 |
|
Контроллер НГМД #2 |
376-377 |
|
Порты команд IDE#2 |
378-37F |
378-37F |
Параллельный порт LPT1 (LPT2 при наличии MDA) |
380-38F |
380-38F |
Синхронный адаптер SDLC/BSC #2 |
3A0-3AF |
3A0-3A9 |
Синхронный адаптер BSC #1 |
3B0-3BB |
3B0-3BB |
Монохромный адаптер (MDA) |
3B4-3C9 |
|
PS/2-видеосистема |
3BC-3BF |
3BC-3BF |
Параллельный порт LPT1 платы MDA |
3C0-3CF |
3C0-3CF |
EGA#1 |
3C0-3DF |
3C0-3DF |
VGA |
3D0-3DF |
3D0-3DF |
CGA/EGA |
3E0-3E7 |
|
COM3 |
3E8-3EF |
|
COM3 |
3F0-3F7 |
3F0-3F7 |
Контроллер НГМД #1 |
3F6-3F7 |
|
Порты команд IDE#1 |
3F8-3FF |
3F8-3FF |
СОМ1 |
5.2 Подсистема ввода/вывода (ПВВ)
Подсистема ввода/вывода обеспечивает связь МП с внешними устройствами, к которым будем относить:
-
устройства ввода/вывода (УВВ): клавиатура, дисплей, принтер, датчики и исполнительные механизмы, АЦП, ЦАП, таймеры и т. п.;
-
внешние запоминающие устройства (ВЗУ): накопители на магнитных дисках, "электронные диски", CD и др.
ПВВ в общем случае должна обеспечивать выполнение следующих функций:
-
согласование форматов данных, поскольку процессор всегда выдает/принимает данные в параллельной форме, а некоторые ВУ — в последовательной. С этой точки зрения различают устройства параллельного и последовательного обмена. В рамках параллельного обмена не производится преобразование форматов передаваемых слов, в то время как при последовательном обмене осуществляется преобразование параллельного кода в последовательный и наоборот. Все варианты, при которых длина слова ВУ (больше 1 бита) не совпадает с длиной слова МП, сводятся к разновидностям параллельного обмена;
-
организация режима обмена — формирование и прием управляющих сигналов, идентифицирующих наличие информации на различных шинах, ее тип, состояние ВУ (Готово, Занято, Авария), регламентирующих временные параметры обмена. По способу связи процессора и ВУ (активного и пассивного) различают синхронный и асинхронный обмены, различия между которыми мы обсудили в начале настоящей главы.