2. Комбинацияланған логикалық (қисындық) сұлбаларды синтездеу

Өрнектердің күрделілігіне байланысты құрылатын схема да күрделі болып шығады. Сондықтан, көптеген жағдайда схема құруға пайдаланылатын логикалық өрнекті қарапайым түрге келтіру (яғни, минимизациялау) керек болады.

Минимизация жүргізудің бірнеше жолы бар, енді соларды қарастыралық.

1.1.4.1.1 Тікелей түрлендіру тәсілі

Бұл тәсілмен логикалық функцияларды түрлендіру (минимизациялау) функция құрамындағы көрші термдерді тауып, оларға логика алгебрасының жоғарыда келтірілген заңдары мен заңдылықтарын тікелей пайдаланып біріктіру арқылы жүзеге асырылады. Көрші термдерге бір аргументінің ғана айырмашылығы бар термдер жатады.

1.1.4.1.2 Карно картасы арқылы түрлендіру

Карно картасы – логикалық өрнектерді минимизациялауға ыңғайлан-дырылған, функцияның кестелі суреттелімінің ерекше түрі. Жоғарыда алын-ған мысалдағы функцияға құрылған Карно картасы 1.1-суретте келтірілген.

 

 

	X1
X2	0 6	1 7	1 5	1 4
	0 2	1 3	1 1	0 0
		X0

1.1 Сурет

Карно картасында көрші термдер бірден көзге түседі: келтірілген картаның 1-, 3-, 5-, 7-ұяшықтарындағы бірліктердің өзара бірігіп, нәтижесінде одан X0 ғана қалатындығы және 4-ұяшықтағы бірліктің тек қана 5-ұяшықтағы бірлікпен бірігетіндігі көрініп тұр.

Төрт аргументті функцияға арналған Карно картасының түрі 1.2-суретте келтірілген.

 

	X2
X3	12	13	9		8
	14	15	11		10	X1
	6	7	3		2
	4	5	1		0
		X0

1.2 Сурет

1.1.4.1.3 Арнайы түрлендіргішті пайдалану

Цифрлық құрылғыларды моделдеуге арналған бағдарламаларда мысалы, Electronics Workbench моделдеу жүйесінде минимизациялау жұмысын орындайтын арнайы түрлендіргіш (Logic Converter) орналастырылған.

7 Емтихан билеті

1. Матрицалық дешифраторды синтездеу.

Матрицалық дешифратор – шығыс функциясы қандай да бір минтермге тең болатын k бөлек іске асырылған [n,1] полюстіктерінің бірігуі. n=3 (үшразрядты) k =2³ =8 дешифраторды синтездеу керек болсын. 2- кестеде шындық кестесі көрсетілген

Жеке функциялардың түрлері:

F₀ = F₄ =

F₁ = F₅ =

F₂ = F₆ =

F₃ = F₇ =

2. Дешифратордың ЖӘНЕ қисындық элементтердегі жұмыс істеуі.

Шифратордың шартты белгісі 3-суретте көрсетілген

3-сурет

• Дешифратор.

Дешифратор – бұл көп шығысты комбинациялық логикалық схема (КЛС), мұнда айнымалылардың кірістегі әрбір комбинациясына шығыстардың тек біреуіндегі бірлік сигнал сәйкес келеді.

Екілік дешифратор екілік кодты «k-дан 1» кодына түрлендіреді.

ЭЕМ-де дешифратор арналық коммутация үшін, такті нөмірін, жады ұяшығының адресін дешифрлау үшін қолданылады.

n кірісі және k шығысы бар.

Дешифратордың кірістері разрядтың 1,2,4,8… екілік салмақтарымен белгіленеді, шығысы – олардың қозуын тудыратын  теру номерлерімен белгіленеді. 2.24 суретте үшразрядты дешифратордың шартты белгіленуі көрсетілген. Дешифраторда кейде уақыттың белгілі бір интервалында шығыс сигналдың жасалуына рұқсат беретін стробтау операциясы орындалады.

4-сурет

- кірістегі екілік айнымалылар.

Дешифраторларды әр түрлі элементтер базисінде құруға болады.

Мысалы,  «ЖӘНЕ» кіріске тура және инверсті кіріс сигналы беріледі.

Дешифраторды тұрғызудың үш әдісі қоланылады:

а) сызықтық немесе матрицалық;

б) пирамидалық немесе ағаш тәрізді;

в) тікбұрышты немесе сатылы.

3. ЖӘНЕ-ЕМЕС үшін мультиплексор сұлбасы

Мультиплексор

Мультиплексор – бір шығысы бар көпкірістік КЛС, жалғыз ортақ шығыс шинасын, екілік кодпен берілген басқарушы сигналға байланысты, кірістердің біреуіне қосады (7- суретті қара).

Мультиплексор параллелді кодты тізбектейтін кодқа түрлендіру, кодтарды салыстыру үшін және т.б. қолданады.

Микросхемалар серияларында келесі мультиплексорлар қолданылады:

а) 4 те 1 (n=4  k=2 );

б) 8 да 1 (n=8  k=3);

в) 16 да 1 (n=16 k=4).

4 тен 1 мультиплексорын құрастырайық.

n=4, k=2 үшін  (n=2^k) жеке функция түрі келесідей болады:

7-сурет

ЖӘНЕ-ЕМЕС негізіндегі жеке функциялар (Де Морган теоремасы бойынша түрлендірілген) келесі түрде болады:

x₁=

«ЖӘНЕ-ЕМЕС» элементтері негізіндегі схема 2-суретте көрсетілген. 1-сурет 2-сурет

5.1-суреттегі схемада екі кірісті ЖӘНЕ-ЕМЕС логикалық элементі дешифратордың шығыс сигналдарымен басқарылады, ал дешифратордың кірісіне адрестік сигналдар берілген болатын. Сонымен, дешифратор көмегімен екі кірісті ЖӘНЕ-ЕМЕС логикалық элементтерінің бірі таңдалынады, және сол арқылы және екінші сатыдағы ЕМЕС логикалық элементі арқылы ақпарат шығысқа беріледі. Және бұл жағдайда мультиплексор жылдамдығы дешифратордағы және екі ЖӘНЕ-ЕМЕС логикалық элементтердегі сигналдардың таралуының бөгелу қосындысымен анықталады.

а) ә)

Сурет - 5.1. Мультиплексор схемасы (а) және оның шартты-графикалық белгіленуі (ә)

№ 8 Емтихан билеті

1. ЖӘНЕ – ЕМЕС үшін мультиплексор сұлбасы

2. Мультиплексорлар жұмыс принципі

3. эмиттерлі байланысқан логика ЭСЛ – сұлбалары

1. ЖӘНЕ – ЕМЕС үшін мультиплексор сұлбасы

Х1	Х2		У
0	0	0	1
0	1	0	1
1	0	0	1
1	1	1	0

Мультиплексор. Мультиплексор деп ақпаратты бірнеше кіріс каналынан бір шығысқа тасымалдауды басқаратын құрылғы. Мультиплексорда ақпараттық кірспен қоса, адрестік (басқарушы) кіріс және мультиплекор жұмысына рұқсат беруші стробтаушы кіріс бар. Адрестік кірістегі сигналдар дәл қазір ақпараттық кірістердің қайсысышығыспен қосылғанын анықтайды. Әдетте m ақпараттық кірістермен n адрестік кірістер арасында m = 2ⁿ қатынасы орнаған.

1 стробтаушы, 2 адрестік және 4 ақпараттық кірістері мультиплексор жұмысын логикалық теңдеумен баяндауға болады:

мұнда Е – стробтаушы кірістегі сигнал, оның белсенді деңгейі мультиплексор жұмысына рұқсат береді.

Жұмысқа рұқсат беруші Е стробтаушы кірісіне логикалық 1 сигналы берілсе (E=1), онда x_i ақпараттық және a_j адрестік сигналдардың мәніне қарамастан (i = 0, 1, 2, 3 және j = 0, 1) мультиплексордың шығыс сигналы нөлге тең болады.

Басқаша айтқанда Е стробтаушы сигнал көмегімен таңдалған кірісті шығыспен жалғануына рұқсат беруге немесе бермеуге болады, яғни мультиплексор әрекетін бөгеуге болады.

(5.1) өрнегіне сәйкес жұмыс істейтін мультиплексордың схемасы және шартты-графикалық белгіленуі 5.1-суретте көрсетілген.

5.1-суреттегі схемада екі кірісті ЖӘНЕ-ЕМЕС логикалық элементі дешифратордың шығыс сигналдарымен басқарылады, ал дешифратордың кірісіне адрестік сигналдар берілген болатын. Сонымен, дешифратор көмегімен екі кірісті ЖӘНЕ-ЕМЕС логикалық элементтерінің бірі таңдалынады, және сол арқылы және екінші сатыдағы ЕМЕС логикалық элементі арқылы ақпарат шығысқа беріледі. Және бұл жағдайда мультиплексор жылдамдығы дешифратордағы және екі ЖӘНЕ-ЕМЕС логикалық элементтердегі сигналдардың таралуының бөгелу қосындысымен анықталады.

а) ә)

Сурет - 5.1. Мультиплексор схемасы (а) және оның шартты-графикалық белгіленуі (ә)

2. Мультиплексорлар жұмыс принципі

Мультиплексор – ЭЕМ функционалды түйіні, m –кірістердің бірінен n –разрядты кіріс сигналын n – разрядты шығысқа коммутациялауға арналған.

Мультиплексор есептеу машинасында қолданылады, мысалы, ақпараттың қандай көзінен ақпарат процессор кірісіне келіп түседі, саны анықтайды (ақпарат көзі – процессордың қызмет етуші регистрлері, L1 деңгейлі КЭШ жады, жедел жады, винчестер, сыртқы ЕСҚ және т.б.)

3 разрядтан 2 каналды мултьтиплексордың базалық сұлбасы:

2.24 – сурет. 3 разряд бойынша 2 каналды мультиплексор

мұндағы A₀ – мекендік шина, егер

A₀ = 0 (яғни =1), онда ақпарат 0-ші каналдан қабылдайды;

A₀ = 1 (яғни =0), онда ақпарат 1-ші каналдан қабылдайды.

X_ij – ақпарат арналары.

3. эмиттерлі байланысқан логика ЭСЛ – сұлбалары

ЭСЛ технологиясы ТТЛ технологиясы сияқты биполярлы, яғни элементтері биполярлы құрылымдардан жасалады. ЭСЛ элементтерінің негізі «ток ауыстырғышы» деп аталады, Немесе-Емес (3-сурет); 1-шығысында логикалық НЕМЕСЕ-ЕМЕС, ал 2-шығысында – НЕМЕСЕ логикалық функциясы бар.

ЭСЛ элементтерінің негізгі қасиеті мыналар: өте жоғары жылдамдық, үлкен жүктемлік қабілет, жұмыс температурасы мен қоректену кернеуі өзгергендегі динамикалық параметрлерінің жоғары тұрақтылығы, төмен онда келісілген желі мен жүктемеде жұмыс істеу қабілеті, салыстырмалы жақсы бөгеуілге тұрақтылық.

Жасалған сандық ЭСЛ ИС-ң ішінде К500 және К1500 сериялы микросұлбалар кең таралады, бұлар МС 10000 мен Ғ100К микросұлбаларының функционалдық аналогы. 

К500 сериялы микросұлба істік шығыста пластмасслық және керамикалық қорапта шығарылады, ал К1500 сериялы микросұлба негізінен керамикалық қорапта шығыстары планарлы болып дайындалады. Негізінде ЭСЛ элементтерінің екі не үш кірісі бар. Кіріс санын көбейту кіріс паразисттік сиымдылығын өсіреді, бұл жылдамдықты төмендетеді. 

ЭСЛ схемаларының кіріс кедергісі төмен болғандықтан жылдамдықтары жоғары және активті режимде жұмыс істейді, кіріске түскен бөгеттер күшейеді. Бөгеуіл төзімділігін жоғарылату үшін коллекторлы қорек көзінің шинасын жуан жасайды және жалпы шинамен байланыстырады. 3-сурет - ЭСЛ базалық элементі

ТТЛ схемаларымен салыстырғанда ЭСЛ схемалары жоғары жылдамдықта, бірақ бөгеуіл төзімділіктері төмен. ЭСЛ схемалары кристалда көп орын алады, көп қуат қолданып шығыс транзисторы ашылып үлкен ток жүреді. Осы технология бойынша жасалған схемалар оң кернеулі қорек көзін пайдаланатын басқа технология схемаларымен өзара байланыспайды.