Литература

1. В. М. Аульченко. Анализ сигналов. Элементы аналоговой электроники: Учебное пособие. Новосибирск: НГУ, 2001.

2. И. С. Гоноровский. Радиотехнические цепи и сигналы. М.: Мир, 1986.

3. А. И. Абрамов, Ю. А. Казанский, Е. С. Матусевич. Основы экспериментальных методов ядерной физики. М.: Энергоатомиздат, 1985.

4. В. И. Калашников, М. С. Козодаев. Детекторы элементарных частиц. М.:Наука, 1966.

5. К. Групен. Детекторы элементарных частиц. Новосибирск: Сибирский хронограф, 1999.

Цифровые интегральные схемы(3-й курс, 5-й сем., 36 ч., экзамен) Программа курса лекций (36 ч.)

Канд. техн. наук, старший преподаватель Юрий Васильевич Коваленко

1. Введение. Цифровые интегральные схемы, аналоговые ИС, гибридные и пленочные ИС. Технология изготовления ЦИС. Понятие логического уровня. Биполярные и полевые транзисторы. Напряжение отпирания биполярного транзистора. Причины фиксации напряжения питания в ЦИС на биполярных транзисторах. Режим насыщения биполярного транзистора, ограничение насыщения диодом Шотки. Встроенный и индуцированный затвор полевого транзистора. Комплементарные пары. Привязка напряжения смещения подложки к половине напряжения питания. Зависимость логического уровня от напряжения питания ЦИС. Схемотехника и электрические характеристики базовых логических элементов в КМОП и ТТЛ технологиях. Типы выходных каскадов. Коэффициент расширения по выходу, его зависимость от частоты для КМОП ИС. Зависимость тока питания от частоты переключений. Конструктивное исполнение ЦИС.

2. Классификация цифровых электрических схем. Формальное описание комбинаторных и последовательностных схем.

3. Реализация комбинаторных схем на программируемой логике. Множественность представлений Булевой функции, каноническая форма. Макстермы, минтермы и Р-термы. Формальный способ аппаратной реализации канонической формы булевой функции на программируемой ЦИС (на примере ИС ПЛМ 556РТ1). Этапы разработки комбинаторных электрических устройств и набор требуемой документации. Принципиальная схема. Разработка печатной платы. Подготовка документации для программирование ПЛМ. Формы представления программы: таблица, принципиальная схема из библиотечных элементов, языки описания аппаратуры (HDL). Набор библиотечных комбинаторных схем: логические элементы, групповые логические элементы, коммутирующие элементы. Приемы минимизации аппаратных затрат. Ограничения формального метода. Учет задержек, температуры, нагрузки.

4. Реализация арифметических операций. Понятие состояния. Связь между состоянием и числом. Способы представления целых чисел. Двоичный, двоично-десятичный код, код Грея. Представления целых чисел со знаком. Операция арифметического суммирования чисел в дополнительном коде. Условие достоверности результата суммирования. Последовательный сумматор, параллельный сумматор, схема ускоренного переноса. Набор библиотечных арифметических комбинаторных схем: сумматор, компаратор, АЛУ, сдвигатели. Реализация простейшего АЛУ на ПЛМ.

5. Реализация конечных автоматов на программируемой логике. Последовательностные схемы. Связь длительности состояния и тактовой частоты. Однобитный конечный автомат – T,RS,D,JK триггер. Синхронные и асинхроные сигналы управления. Регистр. Формальное описание последовательностной схемы –автомат Милли, автомат Мура. Формы представления алгоритмов функционирования автомата: набор таблиц, граф, диаграмма, программа HDL. Структура программируемой ЦИС на примере 22v10. Набор библиотечных последовательностных схем: триггер, регистр, регистр-защелка, сдвиговый регистр, синхронные счетчики.

6. Запоминающие устройства. Методы доступа: ассоциативный, последовательный, произвольный. Структура ЗУ произвольного доступа. Емкость и разрядность. Ячейка ОЗУ статического и динамического типа. Диаграммы циклов чтения и записи ОЗУ. Факторы, определяющие быстродействие ЗУ. Зависимость потребляемой мощности от частоты обращений. Страничная организация, синхронный режим. Многопортовое ОЗУ. ПЗУ масочного типа, однократно программируемые ПЗУ, ПЗУ с возможностью перезаписи, ЕППЗУ с групповым программированием (flash).

7. Формальный синтез схемы процессора. Процессор как последовательностная схема с выборкой условий из памяти. Оценка числа состояний у простейшего процессора. Необходимость разделения на несколько элементов. Формальное описание процессора как операционного устройства (ОУ) и управляющего автомата (УА). Программа. КОП и операнды. Обязательные и дополнительные программно-доступные элементы процессора. Система команд процессора и набор операций АЛУ. Режим адресации. Одно, двух и трех адресная форма бинарных операций. Шина данных, шина адреса, шина управляющих сигналов и их связи с УА и ОУ. Разработка простейшего процессора на программируемой ЦИС: формирование системы команд, синтез УА, разработка ОУ на основе регистрового файла и АЛУ.