- •Оглавление
- •Лекция № 1 Введение в проблемы построения автоматизированных систем.
- •Основные вопросы курса:
- •1.1. Функциональные компоненты, необходимые для построения автоматизированного комплекса.
- •1.2. Особенности проектирования и основные требования к автоматизированным системам для научных исследований (асни).
- •1.3. Принципы построения автоматизированных систем.
- •Лекция №2 Средства управления объектами автоматизации.
- •2.1. Архитектурные возможности эвм.
- •Центральный процессор
- •Основные регистры процессора эвм семейства Macintosh.
- •Основные регистры процессора эвм семейства ibm pc.
- •2.2. Основная память.
- •Форматы представления чисел в озу.
- •2.3. Каналы ввода-вывода информации.
- •Общая структура магистрали эвм
- •Передача информации по системной магистрали
- •Вывод данных Ввод данных
- •Лекция №3 Принципы организации обмена данными между эвм и внешними устройствами.
- •3.1 Режимы обмена данными
- •3.2 Безусловная передача данных.
- •Лекция №4 Техническая реализация усо в эвм семейства ibm и методика управления обменом.
- •Карта регистров усо
- •4.1. Программные средства реализации безусловного обмена данными в среде BorlandPascal
- •4.2. Обмен данными между эвм и ву по готовности ву
- •4.2.1. Функциональная схема интерфейса ввода данных в эвм по готовности ву.
- •Техническая реализация интерфейса в ас на основе эвм семейства ibmpc
- •Лекция №5 Технические характеристики ацп, усилитель, мультиплексор.
- •5.1 Программная модель интерфейса
- •5.2 Алгоритм одноканальных измерений входного сигнала
- •5.3. Методика управления и оценки состояния внешних устройств
- •5.4. Проверка, установка, сброс отдельных разрядов регистра ву
- •Лекция №6 Обмен данными между эвм и внешними устройствами с прерыванием текущей программы.
- •6.1 Принцип организации обмена данными
- •6.2 Алгоритм обслуживания ву с прерыванием.
- •1. Опрос ву.
- •3. Комбинированный способ идентификации ву.
- •6.3 Блок-схема алгоритма обслуживания ву с прерыванием.
- •6.4 Механизм приоритетов. Вложенные прерывания.
- •6.5 Принципы построения интерфейса обмена данных с прерыванием программы.
- •6.6 Техническая реализация интерфейса обмена данными с прерыванием программы.
- •1. Приоритетная цепочка:
- •2. Реализация многоуровневых вп в эвм семейства ibm.
- •Технические характеристики бис Intel 8259a.
- •6.7 Программируемые режимы обслуживания ву.
- •6.8 Схема включения пкп к системной шине ву.
- •6.9 Аппаратные прерывания в порядке их приоритетов и назначения.
- •6.12 Схема каскадирования контроллеров прерывания.
- •Методика программирования контроллера прерываний.
- •6.13 Программирование пкп в процессе обслуживания ву и работы системы.
- •6.14 Методика программирования обмена данными с прерыванием программы.
- •6.15 Реализация методики обмена данными с прерыванием программы между в эвм в автоматизированных системах на основе эвм семейства ibm pc в средеBorland Pascal. Установка вп.
- •6.16 Техническая реализация обмена данными с прерыванием программы.
- •6.17 Категории прерываний эвм семейства ibmpc.
- •Основные черты программных прерываний.
- •Краткий обзор функций bios.
- •Лекция №7. Программируемые интервальные таймеры-счетчики (пит).
- •7.1 Схема включения пит к автоматизированной системе (ас).
- •Карта программно доступных регистров пит
- •7.2 Состав и назначение регистров каналов.
- •7.3 Формат регистров таймера.
- •7.3 Режимы работы таймера.
- •1 Группа.
- •2 Группа.
- •3 Группа.
- •7.4 Методика программирования таймера.
- •1. Инициализация пит.
- •2. Чтение текущего содержимого ce.
- •7.5 Синхронизация операций реального времени. Системный таймер эвм семейства ibmpcIntel8254.
- •7.6 Реализация методики программирования таймера в среде BorlandPascal.
- •7.7 Пит Intel 8253 на интерфейсной плате l-154.
- •7.8 Многоканальное измерение сигналов.
- •Лекция №8 Автоматизированные системы на основе стандартных магистрально-модульных интерфейсов.
- •Лекция №9 Интерфейс камак (camac).
- •9.1 Конструктивная совместимость элементов системы.
- •9.2 Магистраль крейта камак.
- •9.3 Пространственно-временные диаграммы на магистрали крейта.
- •9.4 Виды и назначение адресных операций на магистрали крейта.
- •Операции интерфейса камак
- •Лекция №10 Технические средства на основе интерфейса камак. Модули интерфейса камак.
- •10.1 Схемы формирования статусных сигналов.
- •10.2 Управляющие модули камак.
- •Управляющая часть кк.
- •10.3 Программная модель кк типа ккп3 для эвм семейства ibmpc.
- •10.4 Методика управления контроллером крейта и модулями камак.
- •10.5 Методика построения программного обеспечения в ас на основе унифицированных магистрально-модульных интерфейсных систем.
- •Лекция №11 Разработка интерфейсно-ориентированной библиотеки процедур для управления крейтом камак.
- •Лекция №12 Методика контроля состояния модулей в интерфейсе камак.
- •Лекция№13 Компоненты ас на основе интерфейса камак.
- •13.1 Разработка схемы прибора генератора с заданными амплитудно-частотными характеристиками.
- •13.2 Измерение временных параметров импульсных сигналов.
- •13.3 Схема соединения модулей.
- •Программная реализация алгоритма измерения частоты fвх или периода Tвх.
- •Программная реализация алгоритма измерения длительности одиночного импульса.
- •13.4 Реализация прерываний от модуля камак в автоматизированных системах.
- •Лекция №14 Обмен данными между эвм и ву в режиме пдп.
- •14.1 Алгоритм обмена в режиме пдп.
- •14.2 Программная модель интерфейса ву и кпдп (минимальная конфигурация).
- •Программная модель кпдп.
- •Методика запуска обмена данными по каналу пдп.
- •14.3 Реализация пдп в эвм на основе единого магистрального канала.
- •14.4 Реализация пдп в эвм на основе изолированного магистрального канала.
- •14.5 Назначение каналов контроллера пдп и адреса регистров страниц.
- •Лекция №15 Функциональный состав и программная модель кпдп.
- •15.1 Блок управления.
- •15.2 Каналы контроллера пдп.
- •15.3 Каскадирование контроллеров пдп.
- •Лекция №16 Методика программирования контроллера пдп.
- •Лекция№17 Реализация пдп в ас на основе камак.
- •17.1 Алгоритм выполнения кк операции пдп.
Лекция №14 Обмен данными между эвм и ву в режиме пдп.
Режим ПДП – режим прямого доступа к памяти.
Рис. 14.1 Функциональная схема соединения компонентов системы, участвующих в обмене ПДП.
Если скорость обмена между памятью и ВУ относительно невелика, то используется один из методов программного обмена.
Ведущим обычно является процессор или КПДП, ведомый – ОЗУ; ведущий всегда управляет ШД и ШУ.
Контроллер формирует сигнал запрос шины, ЦП возвращает сигнал разрешение шины и отключается от магистрали. КПДП остается ведущим и сам определяет, когда нужно снять сигнал запроса шины.
Рис. 14.2 Схема обслуживания сигнала запроса шины.
Рис. 14.3 Функциональная схема соединения компонентов системы при обмене ПДП.
Запрос ПДП – DREQ (Direct Memory Request); Разрешение ПДП – DACK – (Direct Acknowledge).
Конец передачи – EOP (End of Process). Запрос шины –HOLD, Разрешение шины –HLDA.
14.1 Алгоритм обмена в режиме пдп.
Инициатор обмена – ВУ.
Последовательность действий:
ВУ передает сигнал готовности и данные в интерфейс.
Интерфейс посылает сигнал запрос ПДП в КПДП.
КПДП посылает сигнал запрос шины в ЦП.
ЦП отвечает сигналом разрешение шины и отключается от магистрали.
КПДП посылает сигнал разрешение ПДП в интерфейс ВУ, разрешая начать обмен, помещает адрес ячейки памяти на шину адреса магистрали ЭВМ, и управляющие сигналы типа чтение/запись (MEMR/IOWилиMEMW/IOR) на шину управления. Под их воздействием байт данных передается непосредственно между ячейкой ОЗУ и регистром данных интерфейса ВУ.
КПДП снимает сигнал запрос шины, и управление возвращается к ЦП.
ЦП снимает сигнал разрешение шины и возобновляет управление магистралью. В каждом следующем цикле обмена используется смежная ячейка памяти.
По завершении передачи заданного блока данных контроллер ПДП формирует сигнал конец передачи. Интерфейс ВУ также может устанавливать активный сигнал на линию конец передачи при невозможности ВУ продолжать обмен.
14.2 Программная модель интерфейса ву и кпдп (минимальная конфигурация).
Интерфейс ВУ содержит: регистр состояния, регистр управления, регистры данных.
Назначение отдельных разрядов регистра состояния ВУ:
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
1/0 |
|
|
|
|
|
1/0 |
|
Бит 7 показывает состояние ВУ до начала обмена: 1/0 – готов/не готов.
Бит 1 указывает состояние ВУ в процессе обмена данными: 1/0 – обмен завершен/обмен выполняется.
Назначение отдельных разрядов регистра управления ВУ:
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
1/0 |
|
|
|
|
|
1/0 |
Бит 6: 1/0 – обмен разрешен/обмен запрещен.
Бит 0: 1/0 – ввод в ВУ/вывод из ВУ.
Чаще всего используется несколько регистров для ввода и вывода данных.
Программная модель кпдп.
Программная модель КПДП включает: блок управления контроллером, 4 канала обмена данными в режиме ПДП, буферный регистр временного хранения данных при передаче память-память. Блок управления контроллером содержит два 8-разрядных и два 4-разрядных регистра.
Регистр состояния КПДП:
Бит 6 РС КПДП показывает состояние завершения обмена: 1/0, завершен/выполняется.
Регистр управления КПДПопределяет основные параметры работы контроллера, тип цикла ПДП по отношению к ОЗУ, режим обмена данными, разрешение ПДП.
Бит 7 – 1/0, разрешение/запрет ПДП.
Бит 4 – 1/0, блочный/одиночный обмен.
Бит 2 – Тип цикла ПДП: 1/0, запись в ОЗУ/чтение из ОЗУ.
Регистр адреса используется для указания адреса текущей ячейки памяти, с которой выполняется обмен. До начала обмена заносится начальный адрес ОЗУ.
Регистр счетчикаиспользуется для управления длиной массива данных, передаваемого по каналу ПДП.
В каждом цикле обмена содержимое регистра счетчика декрементируется на 1, а содержимое регистра адреса инкрементируется на 1. Когда содержимое регистра счетчика достигает конечного значения (-1), на линии EOP устанавливается активный уровень сигнала, сбрасывается бит “начать обмен”, и в регистре состояния устанавливается бит “обмен завершен”. Активный уровень может устанавливаться не только КПДП, но и интерфейсом ВУ, он завершает обмен данными. Процедура завершения проверяет содержимое регистров КПДП и ВУ и предпринимает действия: обмен завершен, обнаружение ошибок.
У КПДП есть 2 режима обмена данными:
КПДП – ведомое устройство, доступен процессору.
Выполнение операций ПДП – КПДП ведущий, недоступен процессору.