Реализация системного контроллера
Основное назначение системного контроллера (СК) - формирование управляющих сигналов МПС, а именно – сигналов чтения/записи памяти и УВВ, а также сигнала подтверждения прерывания.
Системный контроллер формирует управляющие сигналы чтения/записи памяти и УВВ, дешифрируя информацию, выдаваемую ему процессором по шине состояния М/Ю#, D/C#, W/R# о типе шинного цикла (см. таблицу 4), выполняемого в данный момент процессором. При обращении к памяти, СК должен формировать сигналы MEMR и MEMW (чтение/запись в память), а при обращении к УВВ сигналы IOR и IOW (ввод/вывод на УВВ). Аналогично -в шинном цикле подтверждения прерывания формируется сигнал INTA. Возможная реализации СК – схема на ПЗУ с добавлением счётчика на 4.
|
Рисунок 7 – Временные диаграммы формирования основных сигналов управления (MEMW#, MEMR#, INT#)
|
В таблице 5 приведён пример прошивки ПЗУ для реализации системного контроллера для циклов подтверждения прерывания и чт./записи УВВ.
Таблица 5–Прошивка ПЗУ для реализации системного контроллера
|
A4 |
A3 |
A2 |
A1 |
A0 |
D4 |
D3 |
D2 |
D1 |
D0 |
|
M/IO# |
D/C# |
W/R# |
A1 |
A0 |
MEMW# |
MEMR# |
IOW# |
IOR# |
INTA# |
Подтв. прер. |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
|
0 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
|
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
|
Чт. УВВ |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
|
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
1 |
|
0 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
|
Зп. УВВ |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
|
0 |
1 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
|
0 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
Возможный вариант выполнения СК приведён на рисунке 8.
|
Рисунок 8 – Реализация системного контроллера |
