АРХИТЕКТУРА И СИСТЕМА КОМАНД ЦИФРОВЫХ СИГНАЛЬНЫХ ПРОЦЕССОРОВ СЕМЕЙСТВА adsp ‑ 21XX

Министерство образования и науки Российской Федерации

Уральский федеральный университет

имени первого Президента России Б. Н. Ельцина

АРХИТЕКТУРА И СИСТЕМА КОМАНД ЦИФРОВЫХ СИГНАЛЬНЫХ ПРОЦЕССОРОВ СЕМЕЙСТВА adsp ‑ 21XX

Методические указания к лабораторной работе

по курсу «Электроника и схемотехника»

для студентов всех форм обучения специальностей

090106 – Информационная безопасность телекоммуникационных систем;

230201 – Информационные системы и технологии;

направления 230400 − Информационные системы и технологии,

направления 210400 − Радиотехника

Екатеринбург

УрФУ

2011

УДК 681.322

Составители: А. А. Дурнаков, Н. А. Дядьков

Научный редактор доц., канд. техн. наук В. А. Добряк

Архитектура и система команд цифровых сигнальных процессоров семейства ADSP-21xx : методические указания к лабораторной работе по курсу «Электроника и схемотехника» / сост. А. А. Дурнаков., Н. А. Дядьков. Екатеринбург : УрФУ, 2011. 47 с.

Методические указания предназначены для выполнения лабораторного практикума. Содержат описание архитектуры цифровых сигнальных процессоров семейства ADSP-21xx фирмы Analog Devices, систему команд, введение в интегрированную среду разработки VisualDSP++, пояснения к разработке учебной программы, задания для самостоятельной работы.

Библиогр.: 2 назв. Табл. 12. Рис. 21.

Подготовлено кафедрой «Радиоэлектроника информационных систем».

© УрФУ, 2011

1. Цель и содержание работы

Целью работы является изучение архитектуры и системы команд цифрового сигнального процессора фирмы Analog Devices ADSP-2181, а также интегрированной среды разработки VisualDSP++, предназначенной для разработки и отладки программного обеспечения всего семейства процессоров ADSP-21xx. Работа рассчитана на 4 часа занятий в лаборатории и 8 часов домашней подготовки.

При подготовке к работе изучается структура и система команд процессора фирмы Analog Devices ADSP-2181. В работе по приведенному примеру необходимо создать программу генерации гармонического сигнала. Самостоятельно создать и отладить программы, реализующие различные виды модуляции гармонических сигналов.

В лаборатории на простом примере изучаются этапы технологии разработки и отладки программ, основные приёмы работы со средой VisualDSP++.

2. Базовая архитектура семейства adsp-21xx

2.1. Особенности структуры

Лидирующее положение в области разработки и производства цифровых сигнальных процессоров (ЦСП) занимают фирмы Analog Devices, Texas Instruments, Motorola, AT&T Microelectronics и ST Microelectronics. Отличия заключаются в арифметических блоках, производительности, разрядности шин данных, в структуре внутренних регистров, во встроенных модулях интерфейсов и модулях предварительной обработки.

Несмотря на многообразие процессоров, все они спроектированы так, чтобы оптимизировать выполнение наиболее часто встречающейся операции цифровой обработки сигналов (ЦОС) − умножения с накоплением (суммированием) результатов. Можно выделить пять основных требований, которым должны удовлетворять современные ЦСП:

1. быстрое выполнение арифметических операций;

2. повышенная точность представления операндов;

3. возможность одновременной выборки двух операндов;

4. поддержка циклических буферов;

5. организация циклов с автоматической проверкой условия их завершения.

Семейство процессоров ADSP-21xx представляет собой совокупность 16-разрядных программируемых микропроцессоров с общей структурой, оптимизированную для обработки аналогового сигнала в цифровой форме, а также для других прикладных целей. Различные микропроцессоры отличаются друг от друга преимущественно типом периферийных устройств, которые дополняют основную структуру. Различные члены семейства могут иметь память, таймер, последовательный и параллельный порты.

В настоящее время серийно выпускаются сигнальные процессоры, относящиеся к третьему поколению семейства, − ADSP-218x. Процессоры второго поколения (ADSP-2101/2104/2105/2111/2115) с максимальной производительностью 25 MIPS (миллионов инструкций в секунду) также продолжают серийно выпускаться. Но их применение в новых изделиях становится экономически невыгодным, так как они значительно проигрывают третьему поколению как в объеме внутренних ресурсов, так и в производительности. Сохраняя программную совместимость с процессорами ADSP-2101/2104/2105/2115, процессоры семейства ADSP-218x имеют полную программную и частичную аппаратную совместимость между собой. Все они используют гарвардскую архитектуру с разделением как внутренней памяти, так и шин доступа к внутренней памяти программ и данных.

Необходимо отметить одну черту, отличающую процессоры ADSP-2181/2183 от остальных. Исторически эти процессоры были базовыми моделями, на основе которых создано все семейство. Они отличаются от остальных большим количеством выводов и менее компактным корпусом. Это обусловлено тем фактом, что у данных процессоров оба интерфейса прямого

доступа к памяти выведены непосредственно наружу и могут быть задействованы одновременно, в то время как у остальных выводы интерфейсов прямого доступа мультиплексированы, и выбор того или иного типа интерфейса (IDMA или BDMA) происходит при включении питания или при общем аппаратном сбросе процессора. Таким образом, модели ADSP-2181/2183 аппаратно совместимы между собой, но несовместимы с остальными процессорами семейства. Программная совместимость при этом обеспечивается полностью. Архитектура ADSP-2181 приведена на рис. 1.